Call for Papers

Jornadas SARTECO 2024

A Coruña, junio 2024

Estimados/as amigos/as y colegas:

En nombre de la Sociedad de Arquitectura y Tecnología de Computadores (SARTECO), nos complace invitaros a participar en las próximas Jornadas SARTECO, que tendrán lugar en A Coruña del 17 al 19 de junio de 2024.

Nótese el cambio de fechas respecto al calendario habitual y que este año las jornadas se celebrarán en el contexto del CEDI 2024, https://congresocedi.es/

Como en otras ocasiones, las jornadas comprenden dos eventos: las XXXIV Jornadas de Paralelismo, y las VIII Jornadas de Computación Empotrada y Reconfigurable.

En la web del congreso https://www.jornadassarteco.org/ tenéis disponible toda la información relativa a ambos eventos. Próximamente proporcionaremos las instrucciones para la presentación de trabajos y el proceso de inscripción, si bien este último deberá consultarse en la web del CEDI.

Para cualquier duda o consulta, dirija un correo electrónico a jsarteco24@udc.es

FECHAS IMPORTANTES:

  • Envío de resúmenes: hasta el 20 de febrero 28 de febrero de 2024 (plazo de entrega extendido).
  • Envío de trabajos: hasta el 25 de febrero 11 de marzo de 2024 (plazo de entrega extendido).
  • Notificación de aceptación: 20 de marzo 3 de abril de 2024 (plazo extendido).
  • Inscripción: hasta el 8 de abril 22 de abril de 2024 para los trabajos aceptados (plazo extendido).
  • Versiones finales de los trabajos: hasta el 29 de marzo 12 de abril de 2024 (plazo de entrega extendido).

XXXIV Jornadas de Paralelismo

ÁMBITO Y OBJETIVOS:

Las Jornadas de Paralelismo constituyen un congreso de carácter científico-técnico de ámbito nacional que se viene celebrando desde 1990 para reunir al máximo número de investigadores, procedentes de diferentes universidades y centros de investigación. Pretendemos intercambiar experiencias, presentar y debatir resultados de investigación, fomentar la coordinación entre grupos, y poner en común sus ideas sobre tendencias relacionadas con el paralelismo, la arquitectura y las redes de computadores en general. Durante la celebración de las Jornadas también se reserva un espacio para conocer las actividades de empresas dedicadas al mundo de la computación paralela y las últimas innovaciones docentes en el área de arquitectura y tecnología de computadores.

TEMAS DE INTERÉS:

  • Arquitecturas del procesador, multiprocesadores y chips multinúcleo.
  • Arquitecturas del subsistema de memoria y almacenamiento secundario.
  • Redes y comunicaciones.
  • Tecnologías clúster, plataformas distribuidas, BigData y Deep Learning.
  • Arquitecturas heterogéneas y modelos de programación para GPU, FPGA y aceleradores de IA.
  • Lenguajes, compiladores y herramientas de programación y ejecución paralela.
  • Aplicaciones de la computación de altas prestaciones.
  • Evaluación de prestaciones.
  • Docencia en arquitectura y tecnología de computadores.

VIII Jornadas de Computación Empotrada y Reconfigurable

ÁMBITO Y OBJETIVOS:

JCER nace como fusión de dos eventos previos, las Jornadas de Computación Empotrada y las Jornadas de Computación Reconfigurable y Aplicaciones. En esta nueva andadura el evento pretende consolidarse como un punto de encuentro anual de los grupos de investigación españoles e iberoamericanos en el que se exponen y debaten los últimos avances, investigaciones y experiencias académicas en el campo de la computación empotrada y reconfigurable.

Es importante destacar que la temática aquí abordada es considerada a nivel internacional y en concreto a nivel europeo de máxima importancia. Prueba de ello, es la existencia de plataformas tecnológicas como Artemis o ITEA3 y la existencia de numerosísimas asociaciones industriales sobre estos temas, así como el auge del uso de tecnologías y aplicaciones de dispositivos lógicos programables.

TEMAS DE INTERÉS:

  • Arquitecturas, diseños de referencia y plataformas.
  • Sistemas de tiempo real sobre sistemas empotrados.
  • Lenguajes y compiladores/sintetizadores para sistemas empotrados y reconfigurables.
  • Optimización Hw/Sw de sistemas empotrados.
  • Sistemas tolerantes a fallos.
  • Conectividad de Sistemas: NoC, SoC, middelware, etc.
  • Arquitecturas heterogéneas empotradas con FPGA, GPU, aceleradores de IA, etc.
  • Aplicaciones de los sistemas empotrados y reconfigurables: robótica, ingeniería biomédica, wearables, ingeniería neuromórfica, neuroprótesis, etc.
  • Experiencias en docencia o industria con sistemas empotrados y reconfigurables, entornos IoT/WSN, etc.
  • Inteligencia artificial en sistemas empotrados y reconfigurables.
  • Sistemas ciberfísicos e IoT: "machine learning" y alto rendimiento en computación en la nube/edge/fog.
  • Simulación y creación de prototipos (por ejemplo, validación, análisis de rendimiento)
  • Arquitecturas eficientes (eficiencia energética, tolerancia a fallos, seguridad, etc.)
  • Sistemas informáticos autónomos

COMITÉ DE DIRECCIÓN DE LAS JORNADAS SARTECO

  • Francisco Quiles Flor (UCLM, Presidente)
  • Víctor Viñals Yúfera (UNIZAR, Vicepresidente)
  • Gracia Ester Martín Garzón (UAL, Secretaria)
  • Francisco Tirado Fernández (UCM, Presidente de Honor)

COMITÉ DE ORGANIZACIÓN

  • Margarita Amor (UDC)
  • José M. Andión (UDC)
  • Diego Andrade (UDC)
  • Ramón Doallo (UDC)
  • Basilio B. Fraguela (UDC)
  • Patricia González (UDC)
  • Arturo González Escribano (UVA)
  • Guillermo López (UDC)
  • Roberto López (UDC)
  • María J. Martín (UDC)
  • Roberto Rey (UDC)
  • Gabriel Rodríguez (UDC)
  • Roberto Rodríguez (UDC)

Los comentarios están cerrados.