Enrique S. Quintana-Ortí

Catedrático en la Universidad Politécnica de Valencia

Una Visión Computacional de las Redes Neuronales

La multiplicación de matrices (GEMM) es un núcleo computacional clave, omnipresente en numerosos ámbitos. Por un lado, muchas aplicaciones científicas requieren la resolución de sistemas lineales de ecuaciones, problemas de mínimos cuadrados y problemas de valores propios. Por razones de portabilidad y rendimiento, estas aplicaciones se construyen sobre la operación GEMM. Por otro lado, las redes neuronales convolucionales para tareas de procesamiento de señales y visión por computador, así como los modelos utilizados en herramientas de aprendizaje profundo como ChatGPT, presentan un coste computacional fuertemente determinado por el rendimiento de GEMM. En esta charla, en primer lugar expondremos los problemas de las instancias actuales de GEMM en bibliotecas para arquitecturas multinúcleo convencionales: rendimiento subóptimo y falta de soporte para tipos de datos orientados a aprendizaje profundo. Partiendo de ese punto, demostraremos cómo pueden superarse estos problemas mediante herramientas para la generación automática de código, junto con un modelo analítico de la configuración de la jerarquía de caché del procesador. Además, ilustraremos que este enfoque se puede aplicar también a arquitecturas más "exóticas", desde aceleradores vectoriales de gama alta y el diseño AIE de Xilinx hasta dispositivos de bajo consumo como procesadores RISC-V y microcontroladores basados en ARM (Arduino).

Biografía::

Enrique S. Quintana-Orti se licenció y doctoró en Informática por la Universidad Politécnica de Valencia (UPV), España, en 1992 y 1996, respectivamente. Tras más de 20 años en la Universidad Jaime I de Castellón, España, regresó a la UPV en 2019, donde actualmente es catedrático de Arquitectura de Computadores. Por su investigación, Enrique ha recibido el NVIDIA 2008 Professor Partnership Award, dos premios de la Agencia Espacial Nacional de Estados Unidos (NASA) y el premio a la trayectoria investigadora por la conferencia Euro-Par en 2023. Ha publicado más de 400 artículos en revistas y conferencias internacionales. Actualmente participa en los proyectos de la UE APROPOS (computación aproximada), RED-SEA (redes informáticas a exaescala), eFLOWS4HPC (flujos de trabajo para HPC e IA), Nimble AI (chip neuromórfico para detección y procesamiento) y Metamorpha (micromecanizado a medida con rayos láser). Sus intereses de investigación incluyen la programación paralela, el consumo de energía, la computación con precisión adaptativa, el aprendizaje profundo y el álgebra lineal, así como arquitecturas avanzadas y aceleradores de hardware.

Teresa Cervero García

Ingeniera Jefe HW en el proyecto MEEP en el BSC

El presente y futuro de la computación... y el papel de las FPGAs.

Las FPGAs son unos dispositivos con mucho potencial, pero que parece que no terminan de jugar un papel tan importante como se esperaba. ¿Mala gestión de las expectativas? ¿O un enfoque poco acertado? MEEP (MareNostrum Experimental Exascale Platform) quiere dibujar un nuevo futuro para la supercomputación. ¿Para qué? Con el objetivo de facilitar el trabajo duro a los desarrolladores hardware y software. ¿Cómo? Ofreciendo un Laboratorio Digital, compuesto por un cluster de FPGAs y un conjunto de herramientas para dar soporte: 1) al diseño y desarrollo de IPs, y 2) servir como SDV para apoyar el desarrollo del stack de SW mientras las arquitecturas finales no están disponibles.

Biografía

Teresa G. Cervero nació en Asturias, España, en 1982. Obtuvo los títulos de Máster en Ingeniería de Telecomunicaciones e Ingeniería de Telecomunicaciones Avanzada en 2007 y 2007, respectivamente, y el título de Doctora en 2013, todos de la Universidad de Las Palmas de Gran Canaria (ULPGC). También obtuvo el título de Doctora por la ULPGC en 2013, donde colaboró como miembro de la División de Diseño de Sistemas Integrados (DSI), Instituto de Microelectrónica Aplicada (IUMA) en ULPGC hasta 2015. Posteriormente se incorporó como Directora de Tecnología en Fredcode para formar parte en 2020 del equipo del proyecto MEEP (MareNosturm Exascale Emulation Platform) en el Barcelona Supercomputing Center,donde actualmente continua. Sus intereses de investigación incluyen diseños en tiempo real para aplicaciones multimedia, códecs de video H.264/AVC y SVC, sistemas de imágenes hiperespectrales, diseño basado en síntesis para SoCs y computación reconfigurable.

David Purón

CEO de Bárbara IoT

Gateway Edge Computing: Inteligencia Artificial ejecutada en dispositivos embebidos.

Según muchos analistas, la capacidad de ejecutar Inteligencia Artificial en dispositivos embebidos será la tendencia tecnológica más transformadora en los próximos 10 años. Esto se llama "Edge-AI" y no solo mejora el rendimiento y el coste del análisis de datos, sino que también es una forma de cumplir con los estándares de ciberseguridad y privacidad más relevantes del mercado. En esta presentación, David Puron presentará qué es Edge-AI, proyectos reales en los que se usa, cuáles son los tipos de dispositivos "Edge" y sus arquitecturas, así como los retos más comunes que se encuentran las empresas e ingenieros al aplicar esta tecnología.

Biografía::

David Purón es CEO de Barbara, Ingeniero de telecomunicaciones con más de 20 años de experiencia en posiciones de ingeniería y dirección ejecutiva. Tras su paso por multinacionales como Telefónica o Huawei, y startups de Silicon Valley, co-fundó Blackphone, proyecto que revolucionó en 2013 el mundo de la ciberseguridad móvil, obteniendo premios del MIT o la revista Time entre otros. David es considerado a día de hoy uno de los nuevos directivos de más renombre en el ecosistema nacional de la tecnología, incluido en la lista Forbes 100 de emprendedores creativos españoles. Actualmente lidera la Barbara, empresa líder en Edge Computing, que recientemente ha recibido una inversión de 2,5 M de euros de Caixa Capital Risc, a través de su fondo Criteria Venture Tech, e Iberdrola, a través de su fondo Perseo.