

La **Sociedad de Arquitectura y Tecnología de Computadores (SARTECO)** se enorgullece de presentar una vez más las **Jornadas SARTECO**, un evento que engloba dos destacadas actividades: las XXXIII Jornadas de Paralelismo (JP2023) y las VII Jornadas de Computación Empotrada y Reconfigurable (JCER2023).

Este año, las Jornadas SARTECO se llevarán a cabo en la hermosa Ciudad Real, en el prestigioso Hotel Guadiana. Estamos emocionados de acoger a investigadores, profesionales y entusiastas de la tecnología para compartir conocimientos, fomentar colaboraciones y explorar las últimas tendencias en arquitectura y tecnología de computadores.

Su celebración se ha convertido en un referente nacional esencial para la comunidad científica que se agrupa en SARTECO. Estas jornadas permiten la creación de valiosas colaboraciones y sinergias entre grupos de investigación, mientras que, al mismo tiempo, aumentan la visibilidad social de nuestra comunidad, fortaleciendo nuestras oportunidades para transferir tecnología de vanguardia a la industria.

Desde la organización de las Jornadas SARTECO, estamos comprometidos a brindarles a todos los asistentes una experiencia enriquecedora, tanto académica como social.


Os deseamos a todos y todas un fructífero trabajo y una placentera estancia en Ciudad Real. ¡Esperamos que estas jornadas sean una oportunidad para aprender, compartir y hacer nuevos contactos en el apasionante mundo de la arquitectura y tecnología de computadores!



MIÉRCOLES 20 DE SEPTIEMBRE

9.00 a 9.30	Registro y acreditación
9.30 a 10.30	Inauguración de las Jornadas y bienvenida por parte de autoridades académicas y políticas locales y regionales Lugar: Salón Puerta de Alarcos
10.30 a 11.30	Ponencia invitada Lugar: Salón Puerta de Alarcos

Gateway Edge Computing: Inteligencia Artificial ejecutada en dispositivos embebidos



David Purón
CEO de Barbara IoT

Según muchos analistas, la capacidad de ejecutar Inteligencia Artificial en dispositivos embebidos será la tendencia tecnológica más transformadora en los próximos 10 años. Esto se llama "Edge-AI" y no solo mejora el rendimiento y el coste del análisis de datos, sino que también es una forma de cumplir con los estándares de ciberseguridad y privacidad más relevantes del mercado. En esta presentación, David Puron presentará qué es Edge-AI, proyectos reales en los que se usa, cuáles son los tipos de dispositivos "Edge" y sus arquitecturas, así como los retos más comunes que se encuentran las empresas e ingenieros al aplicar esta tecnología.

11.30 a 12.00	Pausa de café
12.15 a 13.45	Sesiones técnicas

JP1 "Evaluación de Prestaciones"

Lugar: Sala Puerta de Toledo Chair: Otoniel Mario López Granado

#25 "RISC-V for Genome Data Analysis: Opportunities and Challenges"

Lorién López-Villellas, Esteve Pineda-Sánchez, Asaf Badouh, Santiago Marco-Sola, Pablo Ibáñez, Jesús Alastruey-Benedé y Miquel Moretó

#33 "Performance Analysis of a Non-Spatial Agent-Based Model Simulation"

Cristina Peralta Quesada, Eduardo César Galobardes, Andreu Moreno Vendrell y Anna Sikora

#63 "Caracterización de prestaciones, interferencias y análisis de consumo energético en un procesador ARM Thunder X2"

Ibai Calero, Salvador Petit, María E. Gómez y Julio Sahuquillo

#87 "Improving the Performance of Sobol Sequence Generation" Daniel Martínez Davies, Santiago Veigas Ramírez, José Daniel García Sánchez y Javier Fernández Muñoz

#88 "Análisis de algoritmos de clasificación para la detección de texturas en bloques de codificación de vídeo"

Javier Ruiz Atencia, Otoniel López Granado, Manuel Pérez Malumbres, Miguel Onofre Martínez Rach y Hector Migallón

#98 "Performance Evaluation of Dragonfly Topology Variants" Javier Navaridas y José A. Pascual

JP2 "Arquitecturas del procesador, multiprocesadores y chips multinúcleo" (I)

Lugar: Sala Puerta de Calatrava Chair: Alejandro Valero Bresó

#27 "NATSA: A Near-Data Processing Accelerator for Time Series Analysis"

Ivan Fernandez, Ricardo Quisiant, Christina Giannoula, Mohammed Alser, Juan Gómez Luna, Eladio Gutiérrez, Oscar Plata y Onur Mutlu

#46 "Análisis de la eficiencia energética y el rendimiento de SoCs ARM y RISC-V"

Daniel Suárez, Alberto Cabrera, Francisco Almeida y Vicente Blanco

#47 "Análisis del comportamiento de programas multihilo en sistemas NUMA"

Javier Beiro, Rubén Laso, Oscar García Lorenzo, José Carlos Cabaleiro, Tomás Fernández Pena, Francisco Fernández Rivera y Juan Ángel Lorenzo

#51 "Generación de imágenes de intensidad a partir de imágenes RGB con instrucciones de vectorización" Roberto Díaz-Cano Lozano, Enrique Salvador Quintana-Ortí y Pedro Alonso-Jordá

JCER1 "Arquitecturas eficientes"

Lugar: Sala Puerta de Granada Chair: Antonio Martínez-Álvarez

#12 "Evaluación del rendimiento de técnicas de encriptación clásicas y post-cuánticas en dispositivos IoT de bajo consumo"

Aritz Herrero, José A. Pascual y Javier Navaridas

#65 "Protección de comunicaciones entre vehículos autónomos mediante el uso de códigos de corrección de errores" Joaquín Gracia-Morán, Adrián Vicente-García y Luis-J. Saiz-Adalid

#81 "Evaluación de la robustez de una red neuronal desarrollada para generar un acelerador HW"

Juan Carlos Ruiz García, David de Andrés Martínez y Joaquín Gracia Morán

#85 "Uso de códigos de corrección de errores asimétricos en un sistema empotrado"

Joaquín Gracia-Morán, Juan Carlos Ruiz García y Luis-J. Saiz-Adalid

14.00 a 15.30

Comida

15.30 a 17.00

Sesiones técnicas

JP3 "Arquitecturas heterogéneas y modelos de programación para GPU, FPGA y aceleradores de IA" (I)

Lugar: Sala Puerta de Toledo Chair: María Blanca Caminero Herráez

#15 "Estudio del rendimiento en entrenamientos distribuidos para simulaciones CFD data-driven"

Alejandro González Barbera, Paloma Barreda, Krzysztof Rojek y Sergio Iserte

#22 "Usando Múltiples GPUs para Acelerar la Detección de Regiones Diferencialmente Metiladas"

Carlos Reaño, Ricardo Olanda, Elvira Baydal, Mariano Pérez y Juan M. Orduña

#23 "mRMR+KNN Energéticamente Eficiente para Clasificación de EEGs: Caso de Estudio en Plataformas Heterogéneas"

Juan José Escobar, Francisco Rodríguez, Beatriz Prieto, Andrés Ortiz, Alberto Prieto y Miguel Damas

#41 "Estudio sobre la redundancia a nivel de bit y el impacto de Bit Flips en las Redes Neuronales Convolucionales" Izan Catalán, José Flich y Carles Hernández

#44 "Simulación de circuitos cuánticos mediante diagramas de decisión tensoriales"

Vicente López, Alfred M. Pastor y José M. Badía

#54 "Metodología de adquisición y procesamiento de datos para la detección de crisis epilépticas utilizando dispositivos IoT y GPUs" Felipe Romero Caparrós, Luis F. Romero, Marcos Lupión Lorente, Juan Francisco Sanjuan Estrada y Pilar M. Ortigosa

JP4 "Aplicaciones de la computación de altas prestaciones" (I)

Lugar: Sala Puerta de Calatrava Chair: Fernando León García

#6 "Estimación de ChI-a en entornos muy antropizados mediante aprendizaje automático y teledetección"

Virginia Casino-Sánchez, José Ginés Giménez, Juan-Carlos Cano, Carlos Calafate y José M. Cecilia

#7 "SkewEngine: Reorganización de mallas regulares para cálculo intensivo"

Felipe Romero, Gerardo Bandera y Luis F. Romero

#9 "Modelo de sincronización para la mitigación de cuellos de botella en flujos de datos"

Dante Sánchez-Gallegos, Jesús Carretero y José Luis González-Compean

#10 "Entorno de monitorización y reconfiguración dinámica del DVFS para ahorro de energía"

Alberto Cascajo, David E. Singh y Jesús Carretero

#11 "Detectando metilación alelo-específica en clústeres multinúcleo"

Alejandro Fernández-Fraga, Jorge González-Domínguez y María J. Martín

#1 "Una propuesta paralela con paso de mensajes para la implementación de un Pipeline en el desarrollo del videojuego SIMON"

Mario Rossainz, Barbara Sánchez, Liosbel Cabrera Sánchez y Manuel I. Capel Tuñón

JCER2 "Vehículos Aéreos no Tripulados"

Lugar: Sala Puerta de Granada Chair: Félix Jesús Villanueva Molina

#4 "Protocolo multi-salto para la coordinación eficiente de enjambres de drones con gran dispersión geográfica" David Clerigues, Jamie Wubben, Carlos T. Calafate, Pietro Manzoni y Juan Carlos Cano

#14 "Uso de campos de fuerza direccionales para la gestión táctica de conflictos entre UAVs"

Julián Arenillas Pozas, Carlos T. Calafate, Jamie Wubben y Enrique Hernández-Orallo

#19 "Una plataforma para el diseño y evaluación de servicios UTM"

Jesús Jover, Aurelio Bermúdez y Rafael Casado

#59 "Uso de redes ad hoc para comunicaciones entre drones: estado actual y perspectivas futuras"

Iker Nebot Amoriza, Jamie Wubben, Enrique Hernández-Orallo y Carlos Tavares Calafate

#79 "Generación de planes de vuelo para UAVs recolectores de datos en WSN"

Adil Elidrisi, Rafael Casado, Abdelkrim Haqiq y Luis Orozco-Barbosa

17.15 a 18.15

Women SARTECO: "Cómo y porqué incluir la perspectiva de género en la docencia en ATC"

Ponente: María Villarroya Gaudó. Profesora Titular de Universidad y Directora de Secretariado de Internacionalización en Unizar. Ideadora y coordinadora de #10001amigasingenieras. Vocal de AMIT-Aragón.

Lugar: Sala Puerta de Alarcos

18.30 a 19.30

Sesiones técnicas

JP5 "Arquitecturas del subsistema de memoria y almacenamiento secundario." (I)**Lugar: Sala Puerta de Toledo Chair: Carmen Carrión Espinosa****#2 "Diseño de Memorias On-Chip para Aceleradores CNN Alimentados a Baja Tensión"**

Yamilka Toca-Díaz, Nicolás Landeros Muñoz, Rubén Gran-Tejero y Alejandro Valero

#26 "Plataforma de simulación para evaluar la interferencia de caché en sistemas de criticidad mixta en tiempo real"

Tamara Lugo García, Javier Fernández Muñoz y Jesús Carretero Pérez

#50 "Análisis seguro y automático del reúso de datos en aplicaciones de tiempo real estricto sobre arquitectura x64"

Álvaro Moreno Martín Viveros, Juan Segarra Flor, Rubén Gran Tejero y Adrià Armejach Sanosa

#53 "Soporte Eficiente de Memoria Compartida Distribuida en Sistemas Multi-FPGA para Procesos de Inferencia de Redes Neuronales"

David Rodríguez Agut, Rafael Tornero Gavilán y Jose Flich

JP6 "Redes y Comunicaciones"**Lugar: Sala Puerta de Calatrava Chair: Manuel Pérez Malumbres****#21 "Optimización de la Transmisión de Vídeo en Redes Vehiculares"**

Pedro Pablo Garrido Abenza, Pablo Piñol Peral, Manuel Pérez Malumbres y Otoniel López Granado

#36 "Monitorización de redes InfiniBand para reaccionar eficazmente a la congestión"

Gabriel Gómez-López, Alberto Cascajo, Jesús Escudero-Sahuquillo, Pedro Javier García, David E. Singh, Francisco J. Quiles y Jesús Carretero

#40 "Mejora de las prestaciones en las comunicaciones usando MPI mediante Redes Definidas por Software"

Pablo Gomáriz Martínez, Francisco Manuel Delicado Martínez y Enrique Arias Antúnez

#49 "Análisis de métodos de redistribución de datos para aplicaciones MPI maleables"

Iker Martín Álvarez, José Ignacio Aliaga, Maribel Castillo y Sergio Iserte

JCER3 "Aplicaciones"**Lugar: Sala Puerta de Granada Chair: José Manuel Palomares****#29 "Servitization of a Neuromorphic Robotic Arm: A Microservices Approach"**

Adalberto Farias, Enrique Piñero-Fuentes, Antonio Ríos, Alejandro Linares-Barranco y Sergio Segura

#35 "Una implementación de la Teoría de control de bucle cerrado basado en eventos dispersos"

Santiago Díaz Romero, Salvador Canas Moreno, Enrique Piñero Fuentes, Antonio Ríos Navarro, Marcin Paluch y Alejandro Linares Barranco

#52 "Implementación del acelerador neuromórfico de SNNs ReckON en MPSoC"

Alejandro Linares Barranco, Luciano Prono, Thomas Limbacher, Robert Lengenstein, Giacomo Indiveri y Charlotte Frenkel

#89 "Minimización paralela de modelos paramétricos a partir de nubes de puntos"

Nahuel García Durso, Andrés Fuster Guillo y Jorge Azorín López

JP7 "Docencia en arquitectura y tecnología de computadores"

Lugar: Sala Puerta de Alarcos Chair: **Por confirmar**

#3 "Clúpiter: un mini-supercomputador de Raspberry Pis con fines divulgativos"

Alonso Rodríguez-Iglesias, María J. Martín y Juan Touriño

#28 "Propuesta docente: Evaluación de arquitecturas de VoIP"

José Luis Ávila y Manuel Agustín Ortiz López

#42 "Integración del simulador CREATOR con hardware RISC-V: caso de estudio con microcontrolador ESP32"

Diego Camarmas-Alonso, Félix García-Carballeira, Alejandro Calderón-Mateos y Elías Del-Pozo-Puñal

#64 "Comprobación automática del funcionamiento de programas en lenguaje ensamblador del RISC-V" Miguel Turrión, Lidia Sánchez-González y Virginia Riego Del Castillo

Acto social

- 20.30** **Visita guiada** a pie por Ciudad real, salida desde el Hotel Guadiana donde nos recogerán los guías turísticos
- 21:30** **Cóctel** de bienvenida en el **Antiguo Casino** de Ciudad Real (C/ Caballeros, 3)



JUEVES 21 DE SEPTIEMBRE

8.30 a 9.00 Registro y acreditación

9.00 a 10.30 Sesiones técnicas

JP8 "Arquitecturas heterogéneas y modelos de programación para GPU, FPGA y aceleradores de IA" (II)

Lugar: Sala Puerta de Toledo Chair: Sergio Iserte

#55 "FancyJCL: A High-Level Approach for Parallel Development in Mobile Devices"

Francisco Almeida, Sergio Afonso, Oscar Gómez-Cárdenes, Paula Expósito y Vicente Blanco

#57 "Aprendizaje profundo para la detección de BAAR en microscopía de esputo"

Lara Visuña Pérez, Javier García-Blas y Jesús Carretero

#60 "Instalación y configuración de nodos de cómputo heterogéneos para centros de datos"

Antonio Joaquín Tárraga Moreno, Jesús Escudero Sahuquillo y Francisco José Quiles Flor

#62 "Convolución basada en GEMM para Aprendizaje Profundo en Procesadores Multinúcleo RISC-V" Cristian Ramírez, Adrián Castelló, Héctor Martínez y Enrique S. Quintana-Ortí

"Redes y comunicaciones" (II)

[Adelantado por cuestiones de agenda]

#95 "Análisis de la influencia de la orografía en despliegues IoT basados en LoRaWAN"

Vicente Torres-Sanz, Julio A. Sanguesa, Félix Serna, Francisco J. Martínez, Piedad Garrido y Carlos T. Calafate

Sesión: JP9 "Aplicaciones de la computación de altas prestaciones" (II)

Lugar: Sala Puerta de Calatrava Chair: Joaquín Olivares

#17 "Super-resolución distribuida de imágenes hiperespectrales"

Pen Zheng, Jin Sun, Yang Xu, Yi Zhang, Zhihui Wei, Zebin Wu, Antonio Plaza y Javier Plaza

#20 "Sistema multi-resolución out-of-core para el procesamiento de nubes masivas de puntos en control dimensional"

Sergio Constantino Vidal Miramontes, Carlos Vázquez Regueiro, Álvaro Brage Leira, David Díaz Gómez y Margarita Amor López

#61 "Ajuste automático de modelos gEUD para planificación en IMRT"

Juan José Moreno Riado, Savíns Puertas Martín, Juana López Redondo, Pilar Martínez Ortigosa y Ester Martín Garzón

#76 "GPU-accelerated Spatio-Temporal Reconstruction of OCT Volumes"

Arturo Vicente-Jaén, Juan Mompeán, Juan L. Aragón y Pablo Artal

#96 "Implementación paralela del algoritmo HSI-MSER para el registro de imágenes hiperespectrales"

Daniel del Castillo, Álvaro Ordóñez, Dora B. Heras y Francisco Argüello

#100 "Modelado del Departamento de Urgencias para la gestión del staff durante epidemias: chikungunya"

Ramona Galeano, Dolores Rexachs, Álvaro Wong, Remo Suppi, Emilio Luque, Eva Bruballa Vilas y Francisco Epelde

JCER4 "Arquitecturas heterogéneas"

Lugar: Sala Puerta de Granada Chair: Sergio Cuenca Asensi

#5 "Security improvement in social networking by scalable crypto hardware architecture in FPGA"

Juan José Raygoza Panduro, Jaime David Ríos Arrañaga, Edwin Christian Becerra Álvarez, Sandra Eloísa Balderas Mata y José Luis González Vidal

#56 "Compresión de imágenes hiperespectrales con distorsión adaptable en lógica reconfigurable"

Julián Caba, Dirk Stroobandt, María Díaz Martin, Jesús Barba, Fernando Rincón, José Antonio De La Torre Las Heras, Soledad Escolar, Sebastián López y Juan Carlos López

#80 "Motor de convolución pulsante para redes neuronales de convolución pulsantes"

Dagnier Antonio Curra Sosa, Ricardo Tapiador Morales, Francisco de Asís Gómez Rodríguez y Alejandro Linares Barranco

#99 "Aceleración del Análisis de Componentes Conectadas en Imágenes para Procesamiento de Altas Prestaciones en el Borde"

José Luis Mira Serrano, Jesús Barba, Julián Caba, José Antonio De La Torre Las Heras, Fernando Rincón, Soledad Escolar y Juan Carlos López

10.30 a 11.30

Ponencia invitada

Lugar: Sala Puerta de Alarcos

Una Visión Computacional de las Redes Neuronales



Enrique S. Quintana-Ortí
Catedrático en la
Universidad Politécnica de
Valencia

La multiplicación de matrices (GEMM) es un núcleo computacional clave, omnipresente en numerosos ámbitos. Por un lado, muchas aplicaciones científicas requieren la resolución de sistemas lineales de ecuaciones, problemas de mínimos cuadrados y problemas de valores propios. Por razones de portabilidad y rendimiento, estas aplicaciones se construyen sobre la operación GEMM. Por otro lado, las redes neuronales convolucionales para tareas de procesamiento de señales y visión por computador, así como los modelos utilizados en herramientas de aprendizaje profundo como ChatGPT, presentan un coste computacional fuertemente determinado por el rendimiento de GEMM. En esta charla, en primer lugar, expondremos los problemas de las instancias actuales de GEMM en bibliotecas para arquitecturas multinúcleo convencionales: rendimiento subóptimo y falta de soporte para tipos de datos orientados a aprendizaje profundo. Partiendo de ese punto, demostraremos cómo pueden superarse estos problemas mediante herramientas para la generación automática de código, junto con un modelo analítico de la configuración de la jerarquía de caché del procesador. Además, ilustraremos que este enfoque se puede aplicar también a arquitecturas más "exóticas", desde aceleradores vectoriales de gama alta y el diseño AIE de Xilinx hasta dispositivos de bajo consumo como procesadores RISC-V y microcontroladores basados en ARM (Arduino).

11.30 a 12.00

Pausa para el café

12.00 a 13.00

SARTECO-PRO

Lugar: Sala Puerta de Alarcos

Presentaciones a cargo de las empresas patrocinadoras, donde los asistentes podrán conocer de primera mano los servicios y productos ofrecidos a la comunidad investigadora, así como la oferta laboral y desarrollo de la carrera profesional de nuestros jóvenes ingenieros e ingenieras.



13.00 a 14.00

Fase final de los concursos T3M y TFM3M

Lugar: Sala Puerta de Alarcos

14.00 a 15.30

Comida

15.30 a 16.30

Sesiones técnicas

JP10 "Tecnologías clúster, plataformas distribuidas, BigData y Deep Learning" (I)

Lugar: Sala Puerta de Toledo Chair: José Flich Cardo

#30 "Heterogeneous Data Centre Task Scheduling with Deep Reinforcement Learning"

Jaime Fomperosa, Mario Ibáñez, Esteban Stafford y José Luis Bosque

#37 "Quantum Machine Learning en emuladores: PoC con pronósticos de precipitación"

Carmen Calvo-Olivera, Ángel Manuel Guerrero-Higueras, Jesús Lorenzana y Eduardo García-Ortega

#39 "Applying Machine Learning for characterizing social networks Agent-based models"

Haoyuan Li, Carla Viñas Templado, Eduardo César Galobardes y Anna Sikora

#43 "Sistema de Ficheros Distribuido para IoT basado en Expand"

Elías Del-Pozo-Puñal, Félix Garcia-Carballeira, Diego Camarmas-Alonso y Alejandro Calderón-Mateos

JP11 "Lenguajes, compiladores y herramientas de programación y ejecución paralela"

Lugar: Sala Puerta de Calatrava Chair: Aurelio Bermúdez Marín

#24 "Maleabilidad MPI basada en la eficiencia paralela"

Sergio Iserte, Víctor Lopez, Marta Garcia-Gasulla y Antonio J. Peña

#38 "Generación de Micro-kernels para Multiplicación de Matrices con Exo"

Adrián Castelló, Julian Bellavita, Grace Dinh, Yuka Ikarashi y Héctor Martínez

#83 "Gestión dinámica de procesos y comunicadores en aplicaciones MPI maleables"

Javier Fernández Muñoz, Alberto Cascajo García y Jesús Carretero Pérez

#94 "Acelerando la extracción de los parámetros del modelo de diodo único para paneles solares"

Vicente Galiano Ibarra, Xavier Alexy Moreno-Vassart Martinez, Fco. Javier Toledo Melero, Victoria Herranz Cuadrado y José Manuel Blanes Martínez

JCER5 "Docencia y Sistemas Ciberfísicos"

Lugar: Sala Puerta de Granada Chair: Julián Caba Jiménez

#13 "Monitorización de estado, detección de anomalías de funcionamiento y predicción de fallos en motores eléctricos" Luis Magadán Cobo, Francisco José Suárez Alonso y Juan Carlos Granda Candás

#16 "Optimization strategies for energy-aware computation offloading in the Extreme Edge of Internet of Things" Paula González, Gabriel Mujica y Jorge Portilla

#48 "Desarrollo de una plataforma remota para prácticas de sistemas electrónicos digitales" Rubén Gil, Sandra Serrano, José Luis Lázaro, Alfredo Gardel y Ignacio Bravo

#102 "Integración de software libre en todas las etapas de diseño de sistemas electrónicos: aplicación en las asignaturas de Diseño de Circuitos y Sistemas Integrados y Sistemas Empotrados" Antonio Martínez-Álvarez, Sergio Cuenca-Asensi, José Luis Sánchez-Romero, Luis Lucas-Ibáñez, Daniel Gutiérrez-Castro, José Manuel Palomares-Muñoz y Alejandro Serrano-Cases

16.30 a 17.30

Asamblea SARTECO

Acto social

18.30 Visita a Almagro, salida de los autobuses desde la puerta del Hotel Guadiana.

- Visita guiada a pie por Almagro. Capital del teatro clásico español.
- Visita teatralizada al **Corral de Comedias de Almagro**. Es el único ejemplo de teatro del siglo XVII de esta tipología íntegramente conservado, ya que, en la actualidad, sigue manteniendo la estructura original de los corrales de comedias del Siglo de Oro.

21.30 Cena de Gala en el Parador de Almagro



VIERNES 22 DE SEPTIEMBRE

9.30 a 10.00

Registro y acreditación

10.00 a 11.00

Sesiones técnicas

JP12 "Arquitecturas del procesador, multiprocesadores y chips multinúcleo" (II)	
Lugar: Sala Puerta de Toledo Chair: Diego R. Llanos Ferraris	
#58 "PANES(Parejas afiNES): Estrategia de mejora de prestaciones en procesadores SMT de ARM"	Marta Navarro, Josué Feliu, Salvador Petit, María Engracia Gómez y Julio Sahuquillo
#71 "Paralelismo anidado utilizando BLAS maleable en procesadores multinúcleo"	Sandra Catalan, Rafael Rodríguez-Sánchez, Adrián Castelló, Enrique S. Quintana-Orti y Francisco D. Igual
#78 "Diseño y Exploración de Aceleradores Hardware en la Plataforma SELENE"	Pablo Andreu Cerezo, Tomás Picornell, Vativistas Kostalampros, Pedro López, José Flich, Miquel Moreto y Carles Hernández
#86 "Mejorando la tolerancia a fallos en circuitos cuánticos comparadores"	Laura María Salvador Donaire, Gloria Ortega, Francisco José Orts Gómez y Ester Martin Garzón

JP13 "Arquitecturas del subsistema de memoria y almacenamiento secundario" (II)	
Lugar: Sala Puerta de Calatrava Chair: Rubén Gran Tejero	
#68 "Sistema distribuido de archivos ad hoc para cargas de trabajo intensivas en datos en aplicaciones HPC"	Genaro Sánchez-Gallegos, Javier García-Blas, Cosmin Petre y Jesús Carretero
#73 "Evaluación de rendimiento del sistema de ficheros paralelo Expand Ad-Hoc en MareNostrum 4"	Diego Camarmas-Alonso, Félix García-Carballeira, Alejandro Calderón-Mateos y Jesús Carretero
#84 "Diseño de un controlador de memoria principal híbrido para aplicaciones de Big Data"	Manel Lurbe, Miguel A. Avargues, Salvador Petit, María E. Gómez y Julio Sahuquillo
#97 "Modelo de predicción de direcciones basado en búfferes dinámicos y SVM"	Pablo Sánchez Cuevas, Fernando Díaz del Río, Antonio Ríos Navarro y Daniel Casanueva Morato

Sesión: JCER6 "IoT, tiempo real y control de errores"	
Lugar: Sala Puerta de Granada Chair: José Antonio de la Torre	
#18 "System call execution time variability analysis for real-time safety-critical Linux systems"	Markel Galarraga, José A. Pascual, Charles-Alexis Lefebvre y Jon Pérez-Cerrolaza
#32 "Solución IoT de bajo costo para gestionar la contaminación del aire en zonas urbanas"	Willian Zamora, Johnny Larrea Plua, Mike Machuca, José Arteaga Vera y Edison Almeida
#34 "Ecovana: una arquitectura para detectar Co2 en interiores"	Anayeli Cedeño, Willian Zamora, Johnny Larrea, Robert Moreira Centeno y Patricia Quiroz Palma
#101 "Evaluación bajo radiación de técnicas de mitigación de fallos basadas en el cálculo aproximado"	Antonio Martínez-Álvarez, Darío González-Montesoro, Alejandro Serrano-Cases, Alexander Aponte-Moreno, Felipe Restrepo-Calle, Yolanda Morilla, Pedro Martín-Holgado y Sergio Cuenca-Asensi

JP14 "Redes y comunicaciones" (II)

Lugar: Sala Puerta de Alarcos Chair: Rafael Casado González

#66 "Modelado y análisis de topologías de red jerárquicas para redes de interconexión de altas prestaciones en supercomputadores y centros de datos"

Carlos Medrano Navalón, Jesús Escudero Sahuquillo, Pedro Javier García y Francisco José Quiles Flor

#77 "Diseñando nodos basados en IoT y Redes LPWAN para un proyecto de seguridad medioambiental en entornos rurales"

María Ángeles Amador, Javier Martínez, Celia Garrido-Hidalgo, Luis Roda-Sánchez, Teresa Olivares, Francisco M. Delicado, Ismael García-Varea y Jesús Martínez-Gómez

#91 "Proyecto RED-SEA: Resultados Intermedios"

José Duro, Adrián Castillo, María Engracia Gómez Requena, Julio Sahuquillo, Enrique S. Quintana Ortí, Gabriel Gómez López, Miguel Sánchez de La Rosa, Jesús Escudero-Sahuquillo, Pedro Javier García, Francisco Alfaro, José L. Sánchez y Francisco J. Quiles

11.15 a 12.15

Ponencia invitada

Lugar: Sala Puerta de Alarcos

El presente y futuro de la computación... y el papel de las FPGAs



Teresa Cervero García
Ingeniera Jefe Hw en el proyecto MEEP del BSC

Las FPGAs son unos dispositivos con mucho potencial, pero que parece que no terminan de jugar un papel tan importante como se esperaba. ¿Mala gestión de las expectativas? ¿O un enfoque poco acertado? MEEP (MareNostrum Experimental Exascale Platform) quiere dibujar un nuevo futuro para la supercomputación. ¿Para qué? Con el objetivo de facilitar el trabajo duro a los desarrolladores hardware y software. ¿Cómo? Ofreciendo un Laboratorio Digital, compuesto por un cluster de FPGAs y un conjunto de herramientas para dar soporte: 1) al diseño y desarrollo de IPs, y 2) servir como SDV para apoyar el desarrollo del stack de SW mientras las arquitecturas finales no están disponibles.

12.15 a 12.45 Pausa para el café

12.45 a 13.45 Sesiones técnicas

JP15 "Tecnologías clúster, plataformas distribuidas, BigData y Deep Learning." (II)	
Lugar: Sala Puerta de Toledo Chair: Francisco José Alfaro Cortés	
#74 "Resource orchestration in federated fog environments with SDN and blockchain"	Carlos Núñez, Francisco Manuel Delicado Martínez, Carmen Carrión y María Blanca Caminero
#45 "Intercambio seguro y eficiente de datos confidenciales utilizando patrones arquitectónicos de software"	Catherine Alessandra Torres Charles, J. L. González-Compean, Miguel Morales-Sandoval y Jesús Carretero
#90 "Revisitando la ley de Amdahl para la consolidación de servidores virtuales"	Carlos Juiz y Belen Bermejo
#92 "Desarrollo de una infraestructura para la investigación en cloud computing"	Lucía Pons, Salvador Petit, Julio Pons, María E. Gómez y Julio Sahuquillo

JP16 "Arquitecturas heterogéneas y modelos de programación para GPU, FPGA y aceleradores de IA" (III)	
Lugar: Sala Puerta de Calatrava Chair: Dora Blanco Heras	
#69 "Reducción del coste computacional de Redes Convolucionales mediante la detección de la redundancia en los datos de entrada"	Laura Medina y José Flich
#70 "Análisis de rendimiento y eficiencia de un sistema Deep Learning optimizado con TensorRT"	Nicolás Hernández González, Francisco Carmelo Almeida Rodríguez y Vicente José Blanco Pérez
#82 "Servicio web basado en dockers para ayuda al diagnóstico de cáncer de próstata con técnicas de deep-learning"	Antonio Manuel Pérez Peña, Luis Muñoz Saavedra, José Manuel Marrón Esquivel, Lourdes Durán López, Juan Pedro Domínguez Morales, Saturnino Vicente Díaz y Alejandro Linares Barranco
#75 "Análisis de un acelerador VPU en entornos Fog de bajo coste"	Víctor Hidalgo Izquierdo, Carmen Carrión y María Blanca Caminero

JCER7 "Inteligencia Artificial en sistemas empotrados"	
Lugar: Sala Puerta de Granada Chair: Jesús Barba Romero	
#8 "Despliegue de modelos de detección de objetos basados en aprendizaje profundo sobre dispositivos de edge computing y en la nube"	Darío G. Lema, Rubén Usamentiaga y Joaquín Entrialgo
#67 "Tensor decompositions for neural networks compression on resource-constrained devices"	Unai Sainz de la Maza Gamboa, Jose A. Pascual, Javier Navaridas y Txomin Romero
#72 "Clasificación de alimentos a partir de imágenes con dispositivos móviles"	Bernabé Sánchez Sos, Jorge Azorín López y Andrés Fuster Guilló
#93 "Reconocimiento facial y de voz en sistemas empotrados de bajo coste mediante el uso de TinyML"	José Miguel Moreno García, José Antonio De La Torre Las Heras, Fernando Rincón, Julián Caba, José Luis Mira Serrano y Juan Carlos López

14.00 a 14.30 Clausura de las Jornadas. Presentación Jornadas SARTECO 2024
 Lugar: Sala Puerta de Alarcos

14.30 Comida