Guía del Conferenciante
Jornadas SARTECO 2012

19, 20 y 21 de Septiembre de 2012
Elche

Guía del conferenciante

Jornadas SARTECO 2012

- ✓ XXIII Jornadas de Paralelismo (JP)
- ✓ XII Jornadas de Computación Reconfigurable y Aplicaciones (JCRA)
- ✓ III Jornadas de Computación Empotrada (JCE)
- ✓ II Workshop on Multimedia Data Coding and Transmission (WMDCT)
- ✓ II Concurso de Programación Paralela (CPP)

Índice

Bienvenida 9
Elche 12
Clima 16
Localización 17
Playas y Ocio 18

Organización de las Jornadas 19

Localización 23
Edificio Altábix 23
Acreditación 25
Aulas de ponencias plenarias 26
Aulas de ponencias (sesiones paralelas) 26
Servicio de comedor 26
Acceso a Internet 27
Red inalámbrica 27
Aula de informática de acceso libre 30

Programa global de sesiones 32
Día 1 (miércoles 19 por la mañana) 32
Día 1 (miércoles 19 por la tarde) 33
Día 2 (jueves 20 por la mañana) 34
Día 2 (jueves 20 por la tarde) 35
Día 3 (viernes 21 por la mañana) 36

Conferencias Invitadas 37
Conferencia Jornadas Sarteco 2012 (JS2012) 37
Conferencia XXIII Jornadas de Paralelismo 2012 (JP2012) 39
Conferencia XII Jornadas de Computación Reconfigurable y Aplicaciones 2012 (JCRA2012) 41
Conferencia III Jornadas de Computación Empotrada 2012 (JCE2012) 42

Conferencia II Workshop on Multimedia Data Coding and Transmission 2012 (WMDCT2012) **43**

Sesiones Técnicas **44**
NVIDIA **44**
PANASAS **45**
BULL **46**
AMD **47**
INTEL **48**

Mesas Redondas **49**
Transferencia de resultados y colaboración Universidad-Empresa **49**
Año Turing. La investigación en Informática **50**

II Concurso de Programación Paralela **51**

Programa detallado de sesiones **52**
XXIII Jornadas de Paralelismo 2012 (JP) **53**
JP Sesión 1A: Algoritmos y técnicas de programación paralelas (I) 53
JP Sesión 1B: Aplicaciones de la computación de altas prestaciones (I) 54
JP Sesión 1C: Arquitecturas del procesador, multiprocesadores y chips multinúcleo 55
JP Sesión 1D: Arquitecturas, algoritmos y aplicaciones sobre aceleradores hardware (I) 56
JP Sesión 2A: Algoritmos y técnicas de programación paralelas (II) 57
JP Sesión 2B: Redes y comunicaciones (I) 58
JP Sesión 2C: Tecnologías Grid, clúster, cloud computing y plataformas distribuidas (I) 59
JP Sesión 2D: Arquitecturas del subsistema de memoria y almacenamiento secundario (I) 60
JP Sesión 3A: Algoritmos y técnicas de programación paralelas (III) 61

JP Sesión 3B: Aplicaciones de la computación de altas prestaciones (II) 62
JP Sesión 3C: Redes y comunicaciones (II) 63
JP Sesión 3D: Arquitecturas, algoritmos y aplicaciones sobre aceleradores hardware (II) 64
JP Sesión 4A: Docencia en arquitectura y tecnología de computadores 65
JP Sesión 4B: Evaluación de prestaciones (I) 66
JP Sesión 4C: Redes y comunicaciones (III) 67
JP Sesión 4D: Arquitecturas del subsistema de memoria y almacenamiento secundario (II) 68
JP Sesión 5A: Algoritmos y técnicas de programación paralelas (IV) 69
JP Sesión 5B: Evaluación de prestaciones (II) 70
JP Sesión 5C: Tecnologías Grid, clúster, cloud computing y plataformas distribuidas (II) 71
JP Sesión 5D: Arquitecturas del subsistema de memoria y almacenamiento secundario (III) 72
JP Sesión 6A: Algoritmos y aplicaciones 73
XII Jornadas de Computación Reconfigurable y Aplicaciones 2012 (JCRA) 74
JCRA Sesión 1: Plataformas, Verificación y Test 74
JCRA Sesión 2: Aritmética Computacional 75
JCRA Sesión 3: Visión y Procesado de Imagen 76
JCRA Sesión 4: DSP, Seguridad y Comunicaciones 77
JCRA Sesión 5: Metodologías y Herramientas 78
JCRA Sesión 6: Aplicaciones 79
III Jornadas de Computación Empotrada 2012 (JCE) 80
JCE Sesión 1: Aplicaciones de los Sistemas Empotrados (I) 80
JCE Sesión 2: Diseño y Desarrollo de Sistemas Empotrados (I) 81
JCE Sesión 3: Redes de Sensores (I) 82

JCE Sesión 4: Diseño y Desarrollo de Sistemas Empotrados (II) 83
JCE Sesión 5: Redes de Sensores (II) 84
JCE Sesión 6: Aplicaciones de los Sistemas Empotrados (II) 85
II Workshop on Multimedia Data Coding and Transmission 2012 (WMDCT) 86
WMDCT Sesión 1 86
WMDCT Sesión 2 87

Actos sociales 88
Visita Guiada 88
Recepción 89
Cena de Gala 90

Ocio 91
Tapas 91
Copas 92
Cafeterías/teterías: 92
Para Bailar: 93

Teléfonos y webs de interés 94
Transporte 94
Alojamiento 96
Turismo 97
Emergencias 97

Plano: Autobuses Urbanos / Hoteles / Actos Sociales / UMH 99

Bienvenida

Es un honor para nosotros daros la bienvenida a las Jornadas SARTECO 2012, que tienen lugar en Elche los días 19 al 21 de septiembre de 2012.

La celebración de este evento supone el encuentro de numerosos investigadores procedentes de universidades y centros de investigación nacionales, para intercambiar experiencias, presentar y debatir resultados de investigación, fomentar la coordinación entre grupos y poner en común ideas sobre tendencias relacionadas con el paralelismo, la arquitectura, la computación reconfigurable, la computación embebida y las redes de computadores en general.

La Sociedad de Arquitectura y Tecnología de Computadores (SARTECO) organiza esta primera edición de las Jornadas SARTECO, cuyo objetivo es aglutinar al mayor número posible de investigadores relacionados con la sociedad SARTECO. Según acuerdo de la Asamblea General se han integrado paulatinamente otros eventos a las Jornadas de Paralelismo (JP), así en 2011, se integraron las Jornadas de Computación Reconfigurable y Aplicaciones (JCRA), y en esta edición se integran las Jornadas de Computación Empotrada (JCE).

De esta manera las Jornadas SARTECO aglutinan a la gran mayoría de los investigadores relacionados con SARTECO que hasta ahora se reunían anualmente a través de diferentes eventos. Este nuevo diseño hace adecuado un cambio de nombre y pretende potenciar y consolidar en un único evento la actividad de investigación realizada en torno a los temas de interés para la sociedad SARTECO.

Además, en el contexto de las jornadas SARTECO se celebrarán dos actividades más: El Concurso de Programación Paralela (CPP) que consolida su posición tras su puesta en marcha en la anterior edición de las Jornadas de Paralelismo y el Taller en Codificación y Transmisión de Contenidos Multimedia (WMDCT) que reúne a investigadores procedentes de grupos y centros de investigación relacionados con las áreas de interés de la Red Temática en Codificación y Transmisión de Contenidos Multimedia (RTCTCM).

Contamos en esta edición con una conferencia plenaria, impartida por el profesor Tonny Drummond, del "Lawrence Berkeley National Laboratory" (USA), sobre las líneas que marcarán el futuro de los sistemas de computación masivamente paralelos. Además tendremos la oportunidad de asistir a las sesiones técnicas impartidas por las empresas patrocinadoras y a la asamblea anual de la Sociedad de Arquitectura y Tecnología de Computadores (SARTECO).

El programa de las Jornadas también incluye dos mesas redondas sobre asuntos que creemos son de interés para los asistentes. La primera de ellas trata sobre la celebración del año Turing, y la segunda sobre la situación de la transferencia tecnológica y la relación Universidad-Empresa en España.

No queremos acabar esta presentación sin mostrar nuestro agradecimiento a los organismos y entidades, públicos y privados, que han colaborado en el desarrollo de estas Jornadas, en concreto, al Ministerio de Economía y Competitividad, a la Generalitat Valenciana, al Ayuntamiento de Elche, a la Universidad Miguel Hernández, a las compañías BULL, PANASAS, AMD, XILINX, AVNET, NVIDIA, HP e INTEL, a los departamentos de Física y Arquitectura de Computadores (UMH) y Tecnología Informática y Computación (UA), a la Escuela Politécnica Superior de Elche y a los miembros del Grupo de Arquitectura y Tecnología de Computadores de la UMH que han brindado su apoyo a la organización de este congreso, así como a todos los voluntarios que han colaborado con la organización.

Desde la organización de estas nuevas y más amplias Jornadas SARTECO, os deseamos a todos y a todas, un fructífero trabajo y una placentera estancia en Elche.

El comité organizador de las Jornadas SARTECO
Elche (Alicante), 19-21 Septiembre 2012

Elche

La presente edición de las Jornadas SARTECO tiene lugar en Elche.

Elche es la tercera ciudad de la Comunidad Valenciana por población, extensión y recursos. Es capital de la comarca del Bajo Vinalopó, a orillas del río Vinalopó. La población total en el municipio alcanza los 230.354 habitantes, y la población del casco urbano es de 190.142. Es la segunda ciudad de la provincia de Alicante, la vigésima en población a nivel nacional y la cuarta mayor ciudad excluyendo capitales de provincia.

Un paseo por sus calles permite descubrir un interesante centro histórico, testimonio de un pasado de esplendor. Fue ciudad fortificada de Al-Andalus, entre los siglos VIII y IX hasta su reconquista cristiana en 1265, sin embargo, el solar original de la ciudad de Elche, La Alcudia, estaba emplazado a tan solo dos kilómetros al sur del actual núcleo urbano, desde el

Neolítico hasta su etapa visigoda. La ciudad de Heliké vivió una época esplendorosa de la cultura ibérica, durante la que se esculpió la Dama de Elche. En el año 209 a.C. la ciudad ibérica se romaniza y en el siglo I a.C. adquiere el título de Colonia Iulia Ilice Augusta.

El pasado se combina en contraste con los elementos propios de una ciudad joven y dinámica, integrada en el palmeral más extenso de Europa, lo que hace de ella un paisaje urbano único.

El Palmeral, legado de la cultura agrícola andalusí, ha sido declarado por la UNESCO Patrimonio de la Humanidad. Elche cuenta con un segundo bien cultural declarado Patrimonio Oral e Inmaterial de la Humanidad por la UNESCO: el "Misteri d'Elx". Se trata de un drama sacro lírico, último testimonio vivo del teatro religioso medieval europeo, que se representa cada año en el mes de agosto. Estos símbolos de identidad ilicitanos son unos de los principales atractivos turísticos de esta ciudad de tradición industrial.

Elche es el único lugar del mundo en el que la elaboración artesanal de la palma blanca persiste. El Ayuntamiento envía anualmente para la Semana Santa las palmas blancas a autoridades eclesiásticas y políticas, como a los Reyes de España, el Papa o el presidente del Gobierno.

El Palmeral de Elx destaca por su singularidad y belleza. El descubrimiento de huesos de dátiles fosilizados en esta zona del Mediterráneo parece corroborar la teoría de que la palmera tiene presencia en Elx desde épocas prehistóricas.

En cualquier caso, fueron los árabes quienes le dieron su definitiva configuración en forma de huertos, creando, con la ayuda del regadío, un paisaje que ha estado indisolublemente unido al devenir histórico de Elx.

La unión ciudad-palmeras se ha mantenido hasta nuestros días en una notable armonía. Tanto es así que muchos

edificios y dotaciones públicas se levantan en medio de un auténtico mar de palmeras, con una perfecta integración de los espacios habitados con los huertos, formando una combinación de singular estética. El Palmeral, que cuenta con más de 200.000 ejemplares en todo el término municipal, es el mayor patrimonio natural que posee Elx.

El empeño de los ilicitanos por conservar el Palmeral ha permitido mantener los huertos de palmeras una vez que su cultivo dejó de ser económicamente rentable. En los últimos años un buen número de ellos se han transformado en parques para el disfrute público.

También se está haciendo un esfuerzo por la recuperación de los oficios tradicionales y en el estudio de métodos naturales para asegurar la salvaguarda y fomento de los huertos, con la creación del centro de investigación de la palmera datilera, la Estación Phoenix.

De la palmera se obtienen sabrosos dátiles y también la palma blanca, protagonista en dos importantes manifestaciones culturales: la procesión del Domingo de Ramos, declarada de Interés Turístico Internacional y la representación del Misteri d'Elx, Patrimonio de la Humanidad y Fiesta de Interés Turístico Internacional.

Clima

Su clima es mediterráneo árido, de inviernos suaves y veranos moderadamente calurosos, cuenta con unas temperaturas medias que oscilan entre los 9º de enero y los 26º de julio, alcanzándose todos los veranos máximas que superan los 35º en los días más cálidos debido principalmente a los vientos de poniente que llegan secos y recalentados a la costa mediterránea.

Las lluvias son escasas, alrededor de 250 mm al año, y se concentran sobre todo en primavera y otoño.

En septiembre, según los datos climáticos promedio, la temperatura máxima es de 29°C, la temperatura mínima es de 19°C y la precipitación total es de 27mm.

Localización

Elche está conectado con el resto del litoral mediterráneo y Europa por la autopista A-7 (itinerario europeo E-15). Otra de las vías fundamentales para los viajes de larga distancia es la autovía N-330 de la red básica del Estado que comunica la provincia de Alicante con el centro de la península. Además, existe un red de vías que complementa las anteriores como son la N-340, que discurre entre Alicante, Elche y Murcia por Orihuela y por otro lado la costera N-332, que une el litoral ilicitano con otros espacios turísticos. Recientemente se puso también en marcha la autopista Alicante-Cartagena (A-32) que conecta Elche con ambas ciudades.

Playas y Ocio

El litoral ilicitano cuenta con más de nueve kilómetros de extensión, en su mayoría costa virgen, separados por el término municipal de Santa Pola. Cinco de sus seis playas (http://www.visitelche.com/turismo-sol-y-playas/) ostentan banderas azules, que certifican la su calidad y accesibilidad.

En municipio están El Altet, Arenales del Sol y El Carabassí. Situadas en el golfo de Alicante, tienen un enorme valor para la práctica de deportes náuticos debido a los persistentes vientos mediterráneos y a la gran riqueza de sus fondos marinos.

El Pinet, La Marina y Les Pesqueres-Rebollo constituyen un conjunto con un alto valor medioambiental formando un ecosistema de dunas y pinares entre el parque natural de las Salinas de Santa Pola y la desembocadura del río Segura.

La oferta de Ocio en Elche es muy variada, te recomendamos que visites las webs del portal de turismo de Elche http://www.visitelche.com/ y de la ciudad http://www.elche.es/ilive/srv.laciudad.ocio donde encontrarás toda la información turística y de ocio de Elche y su comarca.

Organización de las Jornadas

La organización de las Jornadas SARTECO 2012 (JS2012) está a cargo del grupo de investigación de Arquitectura y Tecnología de Computadores (GATCOM) de la Universidad Miguel Hernández de Elche (UMH).

Comité de Dirección

- ✓ Sergio Cuenca Asensi (JCRA2012)
- ✓ Ramón Doallo Biempica (SARTECO)
- ✓ Domingo Giménez Cánovas (CPP2012)
- ✓ Otoniel Mario López Granado (WMDCT2012)
- ✓ Manuel Perez Malumbres (Presidente)
- ✓ Hector Francisco Migallón Gomis (JP2012)
- ✓ Jesús González Peñalver (JCE2012)
- ✓ Francisco Tirado Fernández (SARTECO)

Comité Organizador (UMH)

- ✓ Salvador Alcaraz Carrasco
- ✓ Vicente Galiano Ibarra
- ✓ Federico García Crespi
- ✓ Pablo Garrido Abenza
- ✓ Katja Gilly de la Sierra-Llamazares
- ✓ Jesus Llor Sirvent
- ✓ Jose Juan López Espín
- ✓ Otoniel López Granado
- ✓ Oscar Martínez Bonastre
- ✓ Miguel Onofre Martínez Rach
- ✓ Hector Migallón Gomis (coordinador)
- ✓ Manuel Perez Malumbres (coordinador)
- ✓ Pablo Piñol Peral

Colaboradores (UMH)

- ✓ Carlos Gabriel Juan Poveda
- ✓ Francisco Manuel Follana Maciá
- ✓ Sergio Sogorb Leon
- ✓ Álvaro Costa García A
- ✓ Sergio Cebollada López
- ✓ José Antonio Fuentes Ballesta
- ✓ Belén Martínez Gómez
- ✓ Arturo Bertomeu Motos
- ✓ Angel Luis Barceló Garcia
- ✓ José Antonio Illán Moreno
- ✓ Carmen Benedicto Cerezuela
- ✓ Manuel López Diez
- ✓ Vladimiro Fuduric Mastrovic
- ✓ Roberto Carratala Sanchez
- ✓ José Antonio González Fernández
- ✓ Carlos Mansanet Gomis
- ✓ José Manuel Ibáñez Poveda
- ✓ Leo Andrés Brovedani
- ✓ Jose Manuel Navarro González

Entidades Patrocinadoras

- ✓ MINISTERIO DE ECONOMÍA Y COMPETITIVIDAD. GOBIERNO DE ESPAÑA
- ✓ CONSELLERÍA DE EDUCACIÓN, FORMACIÓN Y OCUPACIÓN. GENERALITAT VALENCIANA
- ✓ PANASAS
- ✓ NVIDIA
- ✓ BULL
- ✓ XILINX
- ✓ AMD
- ✓ HP
- ✓ INTEL
- ✓ AVNET
- ✓ UNIVERSIDAD MIGUEL HERNÁNDEZ (UMH)
- ✓ DEPARTAMENTO DE FÍSICA Y ARQUITECTURA DE COMPUTADORES (UMH)
- ✓ ESCUELA POLITÉCNICA SUPERIOR DE ELCHE (EPSE)
- ✓ INSTITUTO UNIVERSITARIO DE INVESTIGACIÓN INFORMÁTICA (UA)
- ✓ DEPARTAMENTO DE TECNOLOGÍA INFORMÁTICA Y COMPUTACIÓN (UA)

Entidades Colaboradoras

- ✓ AYUNTAMIENTO DE ELCHE
- ✓ IEEE COMPUTER SOCIETY (SPANISH CHAPTER)
- ✓ PLATAFORMA TECNOLÓGICA DE SISTEMAS CON INTELIGENCIA INTEGRADA (PROMETEO)
- ✓ RED TEMÁTICA EN CODIFICACIÓN Y TRASMISIÓN DE CONTENIDOS MULTIMEDIA (RT-CTM)
- ✓ GRUPO DE INVESTIGACIÓN EN CAD/CAM/CAE (UNICAD) – (UA)

Localización

Edificio Altábix



Todas las actividades de las jornadas SARTECO tendrán lugar en el edificio Altábix, el cual se encuentra situado en el centro del campus de Elche de la Universidad Miguel Hernández.

Edificio Altábix

Planta baja del Edificio Altábix

Acreditación

Las mesas para el registro estarán en el hall del edificio Altábix, junto el aula Magna. El horario de registro es el siguiente: Martes 19 de 09:00 a 13:30 y de 16:30 a 19:00, miércoles 20 de 10:00 a 13:30 y de 16:30 a 18:00. Viernes 21 de 10:00 a 12:00.

Aulas de ponencias plenarias

El Aula Magna del edificio Altábix, será el escenario de las sesiones plenarias de las jornadas: Actos de inauguración y clausura, conferencias plenarias, mesas redondas, y asamblea SARTECO.

Aulas de ponencias (sesiones paralelas)

Las aulas utilizadas para las sesiones de ponencias de las Jornadas de Paralelismo (JP) serán las aulas 0.5, 0.6, 0.7, y 0.8, para las sesiones de las Jornadas de Computación Reconfigurable y Aplicaciones (JCRA) está asignada el aula 0.3, para las sesiones de las Jornadas de Computación Empotrada (JCE) la 0.1, y por último, las sesiones del Workshop on Multimedia Data Coding and Transmission (WMDCT) se celebrarán en el aula 0.2. Todas las aulas se encuentran en la planta baja del edificio Altábix.

Servicio de comedor

El servicio de comedor estará ubicado en el hall del edificio Altábix y estará a cargo del servicio de catering "el Bon Menjar". Durante los días de congreso, el servicio se ofrecerá de 13.30 a 15:00, excepto el viernes que será de 14:00 a 15:30.

Acceso a Internet

Durante la celebración de las Jornadas Sarteco 2012 los asistentes dispondrán de diferentes opciones para la conexión y acceso a Internet.

Red inalámbrica

1. Los usuarios de Universidades y Centros de Investigación pueden conectarse a la red inalámbrica **EduRoam** de cualquier centro asociado (como lo es la Universidad Miguel Hernández) utilizando las credenciales (usuario y clave) de dicho usuario en su institución de origen. Más información al respecto de la red EduRoam puede encontrarse en http://www.eduroam.es.

   Para configurar su dispositivo puede consultar cualquiera de los siguientes documentos[1]:

   - Información de conexión proporcionada por la Universidad Miguel Hernández: http://si.umh.es/files/2011/04/documento-conexion_con_TKIP.pdf
   - Información de conexión para equipos GNU/Linux: http://www.uji.es/bin/docs/eduroam-uji_linux.pdf
   - Información de conexión para equipos Mac OSX: http://www.uji.es/bin/docs/eduroam-uji_mac.pdf

[1] Agradecemos la documentación realizada por los compañeros de la Universidad Jaume I, que ya fue utilizada en las jornadas del año 2011 en La Laguna.

- Información de conexión para equipos PDAs: http://www.uji.es/bin/docs/eduroam-uji_pda.pdf
- Información de conexión para equipos Windows XP: http://www.uji.es/bin/docs/eduroam-uji.pdf
- Información de conexión para equipos con Windows Vista: http://www.uji.es/bin/docs/eduroam-uji_vista.pdf

Si tuviera algún problema de conexión puede dirigirse desde la conserjería de cualquier edificio y contactar con el servicio **CAU (Centro de Atención al Usuario)** de la Universidad Miguel Hernández en la extensión **8582**.

2. Se dispondrá de una segunda red para el acceso web para cualquier usuario. La SSID de esta red es **Iumhweb**. El acceso a esta red es a través de un portal cautivo. Tras seleccionar la red y conectarnos a ella accederemos a la página http://www.umh.es y nos aparecerá la siguiente página:

NORMAS DE USO DE LA RED INALÁMBRICA UMH

La red inalámbrica de la UMH es un recurso de comunicaciones que se ofrece a toda la comunid
por tanto de aplicación las siguientes normas:

- La red inalámbrica de la universidad es de uso exclusivo para fines profesionales y académ
- No se permite la utilización de la red inalámbrica de la universidad para ningún acto que vio
- No está permitido el acceso, manipulación o utilización de información, servicios o recurso
- No están permitidas las acciones que puedan deteriorar el rendimiento de los sistemas info
- No se permite la conexión de ningún punto de acceso inalámbrico en la red de comunicacio

☑ Acepto las normas.

Si no tiene cuenta de usuario de la UMH, puede registrarse como visitante: [Obtener una clave]

Si tiene cuenta de usuario de la UMH o ya ha obtenido una clave: [Acceder]

La primera vez que accedemos debemos aceptar las normas de uso y "Obtener una clave", si ya se ha realizado este paso debemos "Acceder"

Tras "Obtener una clave" la página que se nos mostrará será la siguiente:

TIPOS DE CONEXIÓN

Opción 1: Le enviamos un SMS con su clave

Indíquenos su número de teléfono(1) para que le enviemos un SMS con la contraseña de acceso a la red WIFI (válida para 7 días).

(1) Para números internacionales indique el prefijo correcto de su país (España: +34)

REGISTRO DE USUARIO		
	Pref. País	Teléfono Móvil
Nº Teléfono móvil	+34	XXXXXXXXX
¿Cuanto es 2 + 6?	8	

[Generar una contraseña]

Como vemos el acceso se realizará mediante un número de móvil pero en un proceso totalmente gratuito. Introduciremos nuestro número de móvil y contestaremos correctamente a la pregunta, para después "Generar una

contraseña". Esta contraseña la recibiremos en el móvil introducido mediante un SMS, siendo la información de acceso la contraseña recibida y el login "XXXXXXXXX@umh.es", siendo las Xs los nueve números del móvil. La clave recibida es válida durante un periodo de 7 días, pero puede ser necesario introducirla en cada acceso. La página de acceso será la siguiente:



La red **Iumhweb** tiene abiertos un número reducido de puertos, si el usuario necesitara utilizar algún puerto de los que están cerrados puede utilizar la información de acceso recibida (login y password) para conectarse a la red **Iumhnet**, la información de conexión a dicha red pueden encontrarla en el documento ya referenciado: http://si.umh.es/files/2011/04/documento-conexion_con_TKIP.pdf

Aula de informática de acceso libre

El asistente a la Jornadas Sarteco 2012 podrá disponer de equipos informáticos para su uso y conexión a Internet si lo así lo necesitase. Se dispondrá de 30 equipos en el aula de informática i-0.2 de la planta baja del edificio Altábix. Dichos equipos "congelados" no necesitan clave de acceso por tanto su uso es totalmente libre.

El acceso al aula podrá realizarse libremente en el mismo horario de actividades de las Jornadas Sarteco exceptuando el periodo de los almuerzos, es decir de 09:00 a 13:30 y de 15:00 a 19:00. El viernes sólo estará disponible por la mañana de 9:00 a 13:30.

Programa global de sesiones

Día 1 (miércoles 19 por la mañana)

Horas	Actividad	Lugar	Pág.
09:00 a 09:30	Acreditación	Hall	25
09:30 a 10:00	Inauguración	Aula Magna	
10:00 a 11:00	Conferencia Plenaria General	Aula Magna	37
11:00 a 12:00	Sesiones Técnicas - Empresas		
	NVIDIA - PANASAS	Aula 0.5	44
	BULL - AMD	Aula 0.6	
12:00 a 13:30	Sesiones paralelas		
Sesiones paralelas	JP Sesión 1A	Aula 0.5	53
	JP Sesión 1B	Aula 0.6	53
	JP Sesión 1C	Aula 0.7	54
	JP Sesión 1D	Aula 0.8	56
	JCRA Sesión 1	Aula 0.3	74
	JCE Sesión 1	Aula 0.1	80
13:30 a 15:00	Almuerzo	Hall	

Día 1 (miércoles 19 por la tarde)

Horas	Actividad	Lugar	Pág.
15:00 a 16:30	Sesiones paralelas		
Sesiones paralelas	JP Sesión 2A	Aula 0.5	56
	JP Sesión 2B	Aula 0.6	57
	JP Sesión 2C	Aula 0.7	59
	JP Sesión 2D	Aula 0.8	60
	JCRA Sesión 2	Aula 0.3	75
	JCE Sesión 2	Aula 0.1	81
16:30 a 17:00	Descanso		
17:00 a 18:30	Mesa Redonda 1	Aula Magna	49
18:35 a 20:30	Visita guiada	Elche	88
21:00 a 22:00	Recepción	Palacio Altamira	89
15:00 a 19:00	Conc. Prog. Paralela: MPI + OpenMP	Aula 1.1	51

Día 2 (jueves 20 por la mañana)

Horas	Actividad	Lugar	Pág.
09:00 a 10:00	Conferencias invitadas		
Confer. invitadas	JP - Conferencia	Aula Magna	39
	JCRA - Conferencia	Aula 0.3	41
	JCE - Conferencia	Aula 0.1	42
10:00 a 11:30	Sesiones paralelas		
Sesiones paralelas	JP Sesión 3A	Aula 0.5	61
	JP Sesión 3B	Aula 0.6	62
	JP Sesión 3C	Aula 0.7	62
	JP Sesión 3D	Aula 0.8	64
	JCRA Sesión 3	Aula 0.3	76
	JCE Sesión 3	Aula 0.1	82
11:30 a 12:00	Descanso		
12:00 a 13:30	Mesa Redonda 2	Aula Magna	49
13:30 a 15:00	Almuerzo	Hall	

Día 2 (jueves 20 por la tarde)

Horas	Actividad	Lugar	Pág.
15:00 a 16:30	Sesiones paralelas		
Sesiones paralelas	JP Sesión 4A	Aula 0.5	65
	JP Sesión 4B	Aula 0.6	66
	JP Sesión 4C	Aula 0.7	67
	JP Sesión 4D	Aula 0.8	68
	JCRA Sesión 4	Aula 0.3	77
	JCE Sesión 4	Aula 0.1	82
	WMDCT Sesión 1	Aula 0.2	86
16:30 a 17:00	Descanso		
17:00 a 18:30	Asamblea SARTECO	Aula Magna	
18:30 a 20:00	Reunión Red (es) de investigación	Aula 0.5	
21:00 a 23:30	Cena de Gala	Huerto del Cura	90
16:00 a 19:00	Conc. Prog. Paralela: OpenMP + CUDA	Aula 1.1	51

Día 3 (viernes 21 por la mañana)

Horas	Actividad	Lugar	Pág.
10:00 a 11:30	Sesiones paralelas		
Sesiones paralelas	JP Sesión 5A	Aula 0.5	69
	JP Sesión 5B	Aula 0.6	70
	JP Sesión 5C	Aula 0.7	71
	JP Sesión 5D	Aula 0.8	72
	JCRA Sesión 5	Aula 0.3	78
	JCE Sesión 5	Aula 0.1	84
	WMDCT Sesión 2	Aula 0.2	87
11:30 a 12:00	Descanso		
12:00 a 13:30	Sesiones paralelas		
Sesiones paralelas	JP Sesión 6A	Aula 0.5	73
	JCRA Sesión 6	Aula 0.3	79
	JCE Sesión 6	Aula 0.1	84
	WMDCT - Conferencia invitada + reunión red	Aula 0.2	43
13:30 a 14:00	Clausura	Aula Magna	
14:00 a 15:30	Almuerzo	Hall	

Conferencias Invitadas

Conferencia Jornadas Sarteco 2012 (JS2012)

Miércoles 19 – 10:00 a 11:00 – Aula Magna (edif. Altábix)

El Paradigma de los Caminos hacia La Exa-Escala Computacional, ¿Pragmatismo y Viabilidad?

Ponente:

Tony Drummond
Lawrence Berkeley National Laboratory
(USA)

Resumen:

El mercado de las unidades de procesamiento ha condicionado la forma en la que algoritmos numéricos han sido concebidos e implementados, la forma en la que técnicas y metodologías informáticas se han diseñado y evolucionado, y también ha influido en las métricas con las que se mide el rendimiento tanto de las aplicaciones como del hardware. Como resultado, el coste del desarrollo de software sigue siendo elevado y su rentabilidad es limitada por la longevidad del hardware del momento. Pese a estas limitaciones, las ciencias computacionales han logrado producir grandes avances en diversas ramas científicas y tecnológicas. Al mismo tiempo, las aplicaciones de altas prestaciones han creado una necesidad inevitable del cómputo a nivel de exa-escala y más allá. El procesamiento a exa-escala

involucrará un alto número de unidades de procesamiento heterogéneas, mecanismos de optimización del consumo energético y la reconsideración de algoritmos y esquemas numéricos.

En esta charla se presenta un análisis de la viabilidad de los entornos de programación y sistemas de procesamiento para la escala computacional extrema. Nos centramos en los lenguajes de programación, librerías numéricas de alta prestaciones y la auto-optimización de código para CPU y GPGPU. El objetivo es considerar si el pragmatismo de los entornos computacionales dictado por las proyecciones futuras del hardware nos conducirán a la meta del cálculo de la exa-escala y mas allá.

Conferencia XXIII Jornadas de Paralelismo 2012 (JP2012)

Jueves 20 – 09:00 a 10:00 – Aula Magna (edif. Altábix)

The Tyranny of Benchmarks: Past, Present and Future Challenges in High Performance

Ponente:

Scott K. Hemmert
Sandia National Labs (USA)

Resumen:

High performance computing (HPC) is an expanding field with a challenge-filled history. This presentation will briefly examine the history of HPC starting at the move from vector machines to massively parallel processor (MPP) systems. We will also explore current and future challenges for HPC systems and software looking toward the next decade. In particular, HPC has moved from a realm of ever increasing single thread performance to the more challenging realm of rapidly increasing concurrency as increases in processor clock frequencies has largely ended. Through this all, we will explore the difficulties of measuring the productivity of a machine for a given set of applications.

Historically, the performance of the largest supercomputers has commonly been compared using the LINPACK benchmark and has been tallied on the TOP500 list. When introduced, LINPACK was

representative of the typical application workload, but new applications have reduced its relevance. In a like manner, many microbenchmarks have been introduced to measure specific features of HPC systems, but it is often difficult to quantify their relevance to a given application. As we move forward into the next stage of HPC, the lingering desire to optimize for benchmark performance will continue to cause added challenges in achieving the proper machine balance required for scalable application performance.

Conferencia XII Jornadas de Computación Reconfigurable y Aplicaciones 2012 (JCRA2012)

Jueves 20 – 09:00 a 10:00 – Aula 0.3 (edif. Altábix)

Nuevas herramientas ESL y familia Zynq

Ponente:

Juanjo Noguera

Xilinx Research Labs (Irlanda)

Resumen:

Los recientes avances en síntesis de alto nivel están convirtiendo en realidad la eterna promesa de la metodología ESL. Por otro lado, las nuevas familias de FPGA de Xilinx, representan un revolucionario cambio en la filosofía de los SoC programables. Donde antes teníamos una FPGA en la que integrar soft-cores, ahora tenemos un SoC totalmente funcional al que se añade una parte reconfigurable.

Ambas circunstancias representan un importante punto de inflexión que puede propiciar la introducción de la computación reconfigurable en multitud de áreas tradicionalmente vedadas a las FPGAs.

Conferencia III Jornadas de Computación Empotrada 2012 (JCE2012)

Jueves 20 – 09:00 a 10:00 – Aula 0.1 (edif. Altábix)

24 years of embedded systems development in ESA: a personal perspective

Ponente:

Jorge Amador Monteverde
European Space Agency
(Países Bajos)

Resumen:

Since the late 80's, the requirements for embedded systems in European space missions have become increasingly critical in terms of functionality, real-time, safety and reliability. In turn, the technologies with which those embedded systems are developed, tested and operated, have evolved to meet those requirements. This presentation will show this evolution as seen from the eyes of somebody who has had the privilege to help developing these missions and technologies, in an international environment, with different cultures and, of course, different ways to develop space embedded systems.

Conferencia II Workshop on Multimedia Data Coding and Transmission 2012 (WMDCT2012)

Viernes 21 – 12:00 a 13:00 – Aula 0.2 (edif. Altábix)

The High Efficiency Video Coding (HEVC) standard and its scalable and 3D extensions: status and overview

Ponente:

Jan de Cock
Ghent University (Belgium)

Resumen:

In 2010, the Joint Collaborative Team on Video Coding (JCT-VC, a collaboration between ISO/IEC MPEG and ITU-T VCEG) embarked on a standardization project targeting the next generation of video compression. An impressive joint effort of companies, universities, and research institutes has led to the High Efficiency Video Coding (HEVC) specification, which is now nearing completion. When compared to H.264/AVC, a bit rate reduction of about 50% is achieved at the same subjective quality. In this talk, an overview will be given of the new standard, along with its main features and improvements, applications, and possible research directions. Additionally, attention will be given to the scalable and 3D extensions of HEVC, which are currently being investigated.

Sesiones Técnicas

NVIDIA

Miércoles 19 – 11:00 a 11:30 – Aula 0.5 (edif. Altábix)

Inside Kepler

Ponente:

Manuel Ujaldón Martínez
Nvidia CUDA Fellow

Resumen:

Comprising 7.1 billion transistors, Kepler GK110 is not only the fastest, but also the most architecturally complex microprocessor ever built. Adding many new innovative features focused on compute performance, GK110 was designed to be a parallel processing powerhouse for Tesla and the HPC market. Kepler GK110 will provide over one teraflop of double precision throughput with greater than 80% DGEMM efficiency versus 60-65% on the prior Fermi architecture. In addition to greatly improved performance, the Kepler architecture offers a huge leap forward in power efficiency, delivering up to three times the performance per watt of Fermi. Equally, the newest release of the CUDA software platform has been enhanced to match the new hardware with many new possibilities opened up to the programmer.

PANASAS

Miércoles 19 – 11:30 a 12:00 – Aula 0.5 (edif. Altábix)

Parallel Storage: solving the data challenge for technical applications

Ponente:

Jose Carreira
Account Executive

Resumen:

The exponentially growing volumes of data generated by researchers compound the challenge of selecting a storage infrastructure capable of linearly scaling capacity and performance. Panasas will discuss how to address this data challenge with high-performance parallel storage and how the emerging open standard parallel NFS (pNFS) protocol will further enable performance at scale.

BULL

Miércoles 19 – 11:30 a 12:00 – Aula 0.6 (edif. Altábix)

Del HPC al Extreme Computing: Camino del Exaflop

Ponente:

Oscar de Bustos
Director de Supercomputación

Resumen:

La computación de alto rendimiento (High Performance Computing) juega un papel muy importante hoy en día en áreas tales como búsqueda de nuevos medicamentos, diseño de medios de transporte más seguros e incluso predicciones financieras. Debido a los cambios continuos en los diferentes mercados y tecnologías y a la evolución de los propios problemas planteados y estudiados, el futuro de la computación de alto rendimiento está cambiando de forma espectacular. Bull, como líder en HPC a nivel mundial, analiza y explica el futuro de la computación de alto rendimiento: sus retos, sus alcances y sus posibilidades.

AMD

Miércoles 19 – 11:00 a 11:30 – Aula 0.6 (edif. Altábix)

Understanding Bulldozer architecture through Linpack benchmark

Ponente:

Joshua Mora
WW HPC

Resumen:
AMD has recently introduced a new core architecture named Bulldozer in the newly released multicore processors such as Interlagos processor. We will cover experimentally through Linpack benchmark some of the key features of this new processor such as the shared floating point unit on the Bulldozer core, the fuse multiply add instructions (FMA4) and power management that allows cores to boost. Emphasis on the appropriate software ecosystem such as optimized libraries (ACML), compiler flags (open64) and operating system will be discussed as well so you can fully exploit the new generation of AMD processors.

INTEL

Miércoles 19 – 11:00 a 11:30 – Aula 0.7 (edif. Altábix)

Plataformas Intel para Computación de Altas Prestaciones. 2012 hacia Exascale

Ponente:

Antonino Albarrán Nuñez
Director Tecnologías

Resumen:

Intel lleva años desarrollando productos específicos para la computación de altas prestaciones que le han situado en una posición líder en el mercado de supercomputación mundial. En la ponencia se presentaran las últimas novedades de los procesadores Intel Xeon para servidores de altas prestaciones, las nuevas versiones de las herramientas de desarrollo de Intel así como una introducción a los coprocesadores Intel Xeon Phi de próximo lanzamiento, diseñados desde cero para proporcionar las máximas prestaciones en calculo de coma flotante al mismo tiempo que facilitan el desarrollo y optimización de código al estar basadas en arquitecturas estándar x86.

Mesas Redondas

Transferencia de resultados y colaboración Universidad-Empresa

Miércoles 19 – 17:00 a 18:30 – Aula Magna (edif. Altábix)

Ponentes:

- ✓ Emilio López Zapata (moderador)
  Cofundador de TEDIAL

- ✓ Fernando Borrás Rocher
  Vicerrector de Investigación e Innovación de la Universidad Miguel Hernández

- ✓ Luis Maeso Morena
  Centro para el Desarrollo Tecnológico Industrial (CDTI)

- ✓ Oscar de Bustos
  BULL España – Director de Supercomputación

Año Turing. La investigación en Informática

Jueves 20 – 12:00 a 13:30 – Aula Magna (edif. Altábix)

Ponentes:

- ✓ Francisco Tirado Fernández (moderador)
  Presidente de la Sociedad Científica Informática de España (SCIE)

- ✓ Marina Villegas Gracia
  Subdirectora General de Proyectos de Investigación, Ministerio de Economía y Competitividad

- ✓ Juan José Moreno Navarro
  Comisario del Año Turing en España

- ✓ Inmaculada García Fernández
  Coordinadora del área de Ciencias de la Computación y Tecnología Informática (INF) de la ANEP

II Concurso de Programación Paralela

El II Concurso Español de Programación Paralela está orientado a estudiantes universitarios, siguiendo las líneas de los concursos ACM Programming Contest (secuencial), Maraton of Parallel programming (celebrado anualmente en Brasil), Student Cluster Competition (en SC), ...

Este concurso está dirigido a estudiantes de universidades españolas (aunque se permite la participación sin concursar de equipos extranjeros), de los niveles primer y segundo ciclo, grado, máster y primeros años de doctorado, y se establece un máximo de 28 años para la participación. Habrá dos concursos: MPI+OpenMP y OpenMP+CUDA.

El II Concurso de Programación Paralela se celebrará como parte de las Jornadas SARTECO 2012 los días 19, 20 y 21 de Septiembre de 2012 en Elche. El 19 de 15:00 a 19:00 será la prueba de MPI+OpenMP, y el 20 de 16:00 a 19:00 la de OpenMP+CUDA.

Programa detallado de sesiones

- ✓ XXIII Jornadas de Paralelismo 2012 (JP)
- ✓ XII Jornadas de Computación Reconfigurable y Aplicaciones 2012 (JCRA)
- ✓ III Jornadas de Computación Empotrada 2012 (JCE)
- ✓ II Workshop on Multimedia Data Coding and Transmission 2012 (WMDCT)

JP Sesión 1A: Algoritmos y técnicas de programación paralelas (I)

Miércoles 19 - 12:00 a 13:30 – Aula 0.5

- Composition of Parallel Objects to implement Communication Patterns
  Mario Rossainz López, Manuel I. Capel Tuñón

- Factores de rendimiento en aplicaciones híbridas (MPI+OpenMP)
  Abel Castellanos, Eduardo César, Anna Sikora, Joan Sorribes, Andreu Moreno Vendrell, Tomàs Margalef

- Evaluación comparativa de modelos de programación paralela en arquitectura de memoria compartida
  Luis Miguel Sánchez, Javier Fernández, Rafael Sotomayor, J. Daniel García

- Paralelización de un algoritmo de calibrado para el modelado de ecosistemas
  Albert Agraz, Josep Lluís Lérida, Francesc Solsona, Mari Ángels Colomer

- Implementación de Patrones de Diseño Paralelos en JAVA como una biblioteca de clases de Objetos Paralelos
  Mario Rossainz López, Jordan Varela Toledo, Ivo H. Pineda Torres, Manuel I. Capel Tuñón

JP Sesión 1B: Aplicaciones de la computación de altas prestaciones (I)

Miércoles 19 - 12:00 a 13:30 - Aula 0.6

- Un Equipo Paralelo Multi-Núcleo para Descubrir Motifs en Secuencias de ADN
  David L. González Álvarez, Miguel A. Vega Rodríguez, Juan A. Gómez Pulido, Juan M. Sánchez Pérez

- Optimización de Redes Ópticas WDM Mediante Paralelismo e Inteligencia Colectiva
  Álvaro Rubio Largo, Miguel A. Vega-Rodríguez, Juan Antonio Gómez Pulido, Juan Manuel Sánchez Pérez

- Estructura híbrida MPI-OpenMP para predicción de incendios forestales
  Tomàs Artés, Ana Cortés, Tomàs Margalef

- Acoplando modelos complementarios para la mejora de un sistema de predicción de incendios forestales
  Carlos Brun Sorribas, Tomàs Margalef Burrull, Ana Cortés Fité

- Paralelización de un algoritmo de reconstrucción tomográfica de rayos X para plataformas híbridas basadas en multi-GPU y multi-core
  Ernesto Liria, Javier García Blas, Florin Isaila, Mónica Abella, Manuel Desco

JP Sesión 1C: Arquitecturas del procesador, multiprocesadores y chips multinúcleo

Miércoles 19 – 12:00 a 13:30 – Aula 0.7

- TOPAZ: Un simulador de redes de interconexión para CMPs y supercomputadores
  Pablo Abad, Pablo Prieto, Lucía G. Menezo, Adrián Colaso, Valentín Puente, José Ángel Gregorio

- OSR-Lite: Fast and Deadlock-Free NoC Reconfiguration Framework
  Francisco Triviño-García, Alessandro Strano, José Flich, Davide Bertozzi, José L. Sánchez-García, Francisco J. Alfaro-Cortés

- Infraestructuras de Barrera Eficientes para Sistemas Clusterizados MPSoC
  José L. Abellán, Juan Fernández, Manuel E. Acacio

- Balanceo Dinámico con Control de Consumo en Sistemas Multinúcleo de Tiempo Real
  José Luis March, Julio Sahuquillo, Salvador Petit, Houcine Hassan, José Duato

- Uso de Redes Heterogéneas para Mejorar la Eficiencia Energética de la Coherencia Directa en Many-Core CMPs
  Alberto Ros, Ricardo Fernández-Pascual, Manuel E. Acacio

JP Sesión 1D: Arquitecturas, algoritmos y aplicaciones sobre aceleradores hardware (I)

Miércoles 19 – 12:00 a 13:30 – Aula 0.8

- Procesamiento de múltiples flujos de datos con Growing Neural Gas sobre Multi-GPU
  Sergio Orts-Escolano, José García-Rodriguez, Vicente Morell-Giménez

- Implementación Multi-GPU del método Smoothed Particle Hydrodynamics
  J.M. Domínguez, A.J.C. Crespo, A. Barreiro, M. Gómez-Gesteira

- Transformada Wavelet 3D en GPUs
  Vicente Galiano, Otoniel M. López, Manuel P. Malumbres, Hector Migallón

- Resolución de ecuaciones de Lyapunov dispersas en GPU
  Ernesto Dufrechou, Pablo Ezzatti, Enrique S. Quintana-Ortí, Alfredo Remón

- Evaluation of state-of-the-art polyhedral tools for automatic code generation on GPUs
  J. Carlos Juega, José I. Gómez, Christian Tenllado, Sven Verdoolaege, Albert Cohen, Francky Catthoor

JP Sesión 2A: Algoritmos y técnicas de programación paralelas (II)

Miércoles 19 – 15:00 a 16:30 – Aula 0.5

- Transformada paralela 3D-DWT para multicores
  Vicente Galiano, Otoniel M. López Granado, Manuel P. Malumbres, Hector Migallón

- CU2rCU: a CUDA-to-rCUDA Converter
  Carlos Reaño, Antonio J. Peña, Federico Silla, José Duato, Rafael Mayo, Enrique S. Quintana-Ortí

- Paralelizacion en la interpolacion de la decodificacion por listas de codigos Reed-Solomon
  María de los Ángeles Simarro-Haro, Jose Moreira, Marcel Fernández Muñoz, Miquel Soriano, Alberto González, Francisco José Martínez Zaldívar

- Procesamiento paralelo de los pronósticos meteorológicos del modelo WRF mediante NCL
  A.M. Guerrero-Higueras, E. García-Ortega, V. Matellán-Olivera, J.L. Sánchez

- Nuevas funcionalidades de PyPANCG usando OpenMP y CUDA
  Hector Migallón, Violeta Migallón, José Penadés

JP Sesión 2B: Redes y comunicaciones (I)

Miércoles 19 – 15:00 a 16:30 – Aula 0.6

- An enhanced vertical handover decision algorithm designed for vehicular networks
  Johann M. Marquez-Barja, Carlos T. Calafate, Juan-Carlos Cano, Pietro Manzoni

- A Road Topology Aware Protocol for Vehicular Networks
  Sergio Martínez Tornell, Carlos T. Calafate, Juan Carlos Cano, Pietro Manzoni

- Simulación de redes vehiculares: retos hacia un modelo más realista
  Miguel Báguena, Carlos T. Calafate, Juan-Carlos Cano, Pietro Manzoni

- Estimación en tiempo real de la densidad de vehículos en entornos urbanos
  Julio A. Sanguesa, Manuel Fogue, Piedad Garrido, Francisco J. Martínez, Juan-Carlos Cano, Carlos T. Calafate, Pietro Manzoni

- Video Transmission Simulations in Vehicular Adhoc Networks
  Pablo Piñol Peral, Miguel Onofre Martínez Rach, Otoniel Mario López Granado, José Oliver, Manuel Pérez Malumbres

JP Sesión 2C: Tecnologías Grid, clúster, cloud computing y plataformas distribuidas (I)

Miércoles 19 – 15:00 a 16:30 – Aula 0.7

- Gestión Eficiente de Recursos Grid Basada en la Búsqueda Dispersa. Facilitando la Auto-adaptación de Aplicaciones
  María Botón-Fernández, Miguel A. Vega Rodríguez, Francisco Prieto Castrillo

- BoT-R: Una técnica para reducir la fragmentación en la meta-planificación por adelantado de Sistemas Grid
  Luis Tomás, Carmen Carrión, Blanca Caminero

- Despliegue Adaptativo de Aplicaciones en Sistemas Grid Basado en el Concepto de Autómatas Celulares
  María Botón Fernández, Francisco Prieto Castrillo, Miguel A. Vega Rodríguez

- LBCL: multi-device automatic load balancing
  Carlos S. de la Lama, Pablo Toharia, Oscar D. Robles, José Luis Bosque

- Jerarquización de la Calidad de Servicio en Grids mediante SLAs
  Javier Conejero, Luis Tomás, Carmen Carrión, Blanca Caminero

JP Sesión 2D: Arquitecturas del subsistema de memoria y almacenamiento secundario (I)

Miércoles 19 – 15:00 a 16:30 – Aula 0.8

- Caché de último nivel parcialmente compartida basada en distancia
  Antonio García Guirado, Ricardo Fernández-Pascual, Alberto Ros, José M. García

- MemcachedFS: sistema de ficheros para clusters basado en memoria distribuida
  Francisco José Rodrigo Duro, Javier García Blas, Jesús Carretero Pérez

- El directorio PS: Una caché de directorio multinivel escalable para CMPs
  Joan Valls, Alberto Ros, Julio Sahuquillo, María E. Gómez

- Simulador de Cache Reconfigurable con Unidad de Anticipación (SICAREAN)
  Joaquín Alberto Pérez-Mata, Ezequiel Herruzo, José Ignacio Benavides, Oscar Plata

JP Sesión 3A: Algoritmos y técnicas de programación paralelas (III)

Jueves 20 – 10:00 a 11:30 – Aula 0.5

- Paralelización de Heurísticas en Procesadores Multi-núcleo: Aplicación en Problemas de Enrutado de Vehículos
  Raúl Baños, Julio Ortega, Consolación Gil, Francisco de Toro

- Desarrollo de un motor de paralelización especulativa con soporte para aritmética de punteros
  Alvaro Estebanez, Diego R. Llanos, Arturo González-Escribano

- Generación Automática de Funciones de Migración de Agentes en FLAME
  Claudio Márquez, Eduardo César, Joan Sorribes

- Trasgo Frontend: hacia una generación automática de código paralelo eficiente
  Ana Moretón Fernández, Arturo González-Escribano, Diego R. Llanos Ferraris

- ParallDroid: A Framework for Parallelism in Android
  Alejandro Acosta Díaz, Francisco Almeida, Vicente Blanco

JP Sesión 3B: Aplicaciones de la computación de altas prestaciones (II)

Jueves 20 – 10:00 a 11:30 – Aula 0.6

- Optimización y Paralelización de Software de Monte Carlo para el Estudio de Nano-Dispositivos Semiconductores
  Sara María Rubio Largo, Álvaro Rubio Largo, Miguel A. Vega Rodríguez, Jesús Enrique Velázquez Pérez

- Optimizando la Eficiencia Energética en Redes de Sensores Inalámbricos Mediante Computación Evolutiva Paralela
  José Manuel Lanza Gutiérrez, Juan A. Gómez Pulido, Miguel A. Vega Rodríguez, Juan M. Sánchez Pérez

- Paralelización de Algoritmos Multi-objetivo: Aplicación al Transporte de Mercancías
  Raúl Baños, Julio Ortega, Consolación Gil, Antonio Fernández, Francisco de Toro

- Ajuste de la compilación a través de un sistema paralelo multi-objetivo. Aplicación a la mejora del servidor web Apache
  Jorge Calvo, Luis Alberto Vivas, Sergio Cuenca, Antonio Martínez-Álvarez, Andrés Ortiz García

- Efecto de la virtualización sobre el rendimiento, la productividad y el consumo
  Sonia Cervera Valls, Francisco José Clemente Castelló, Rafael Mayo, Enrique S. Quintana-Ortí

JP Sesión 3C: Redes y comunicaciones (II)

Jueves 20 – 10:00 a 11:30 – Aula 0.7

- Collaborative Watchdog to Improve the Detection Speed of Black Holes in MANETs
  Manuel David Serrat Olmos, Enrique Hernández Orallo, Juan Carlos Cano, Carlos T. Calafate, Pietro Manzoni

- Testing an Admission Control Module for MANETs in real devices
  Álvaro Torres, Carlos T. Calafate, Juan-Carlos Cano, Pietro Manzoni

- Modelado de redes de interconexión de altas prestaciones con OMNeT++
  Pedro Yebenes Segura, Jesus Escudero Sahuquillo, Pedro Javier García García, Francisco Jose Quiles Flor

- Modelado de incendios forestales con WSNs mediante múltiples envolventes
  M. Ángeles Serna, Aurelio Bermúdez, Rafael Casado

JP Sesión 3D: Arquitecturas, algoritmos y aplicaciones sobre aceleradores hardware (II)

Jueves 20 – 10:00 a 11:30 – Aula 0.8

- Influencia de las mesetas en la implementación de watershed sobre GPUs
  Pablo Quesada-Barriuso, Julián Lamas-Rodríguez, Dora B. Heras, Francisco Argüello

- Análisis de Suffix-Array y FM-Index en Multi-ManyCore
  Alejandro Chacón, Pedro Erencia, Antonio Espinosa, Juan Carlos Moure, Porfidio Hernández

- GPU-based cellular automata simulations of laser dynamics
  Manuel Ramón López Torres, José Luis Guisado Lizar, Francisco Jiménez Morales, Fernando Díaz del Río

- Speeding up LIP-Canny with CUDA programming
  Rafael Palomar, José Manuel Palomares, Joaquín Olivares Bueno, José María Castillo, Juan Gómez-Luna

- Proyección del método de segmentación del conjunto de nivel en GPU
  Julián Lamas-Rodríguez, Pablo Quesada-Barriuso, Francisco Argüello, Dora B. Heras, Montserrat Bóo

JP Sesión 4A: Docencia en arquitectura y tecnología de computadores

Jueves 20 – 15:00 a 16:30 – Aula 0.5

- Experiencias docentes prácticas en la asignatura Fundamentos de Informática
  Antonio M. Mora, Fernando Rojas, Héctor Pomares, Javier Pérez-Florido, María Isabel García Arenas

- RoboDist: Una Plataforma de juego P2P para incentivar la programación en los grados de Ingeniería
  Jordi Lladós Segura, Ismael Arroyo Campos, Fernando Cores Prado, Josep Lluís Lérida Monsó, Francesc Giné de Sola

- Una Nueva Metodología para el Estudio de Procesadores Realistas en las Titulaciones de Informática
  Crispín Gómez Requena, Mónica Serrano, María E. Gómez, Julio Sahuquillo

- Plataforma web para retroalimentación automática en la docencia de ensamblador
  Pablo Fuentes, Carmen Martínez, Enrique Vallejo, Esteban Stafford, José Luis Bosque

JP Sesión 4B: Evaluación de prestaciones (I)

Jueves 20 – 15:00 a 16:30 – Aula 0.6

- Un Entorno de Análisis del Consumo de Aplicaciones Paralelas
  María Barreda, Manuel F. Dolz, Rafael Mayo, Enrique S. Quintana-Ortí

- GPUBenchmark: un banco de pruebas para GPUs
  Sergio Barrachina Mir, María Isabel Castillo Catalán, Adrián Castelló Gimeno, Rafael Mayo Gual, Javier Ortells Lorenzo, Enrique S. Quintana Ortí

- Power performance models for parallel applications
  Francisco Almeida, Vicente Blanco, Javier Ruiz

- Performance of OpenMP simulations on the cloud
  Natalia Seoane, Raul Valin, Antonio J. García Loureiro, Tomás F. Pena

- INASim: Una herramienta para la evaluación de redes de interconexión de altas prestaciones
  Jesus Escudero-Sahuquillo, Pedro Javier García García, Francisco José Quiles Flor

JP Sesión 4C: Redes y comunicaciones (III)

Jueves 20 – 15:00 a 16:30 – Aula 0.7

- Study of Fault Tolerance for King Topologies
  Emilio Castillo, Esteban Stafford, Fernando Vallejo, José Luis Bosque, Carmen Martínez, Cristóbal Camarero, Ramón Beivide

- The New EXTOLL Conduit for the GASNet Networking Layer
  Knut Kujat, Federico Silla, José Duato, Holger Fröning

- BAHIA: Burst-Aware Head-of-Line Blocking Injection Avoidance
  José Vicente Escamilla López, José Flich Cardo, Pedro Javier García García

- Efficient Buffer Usage Through a New Flow-Control Mechanism
  Javier Prades, Federico Silla, José Duato, Holger Fröning, Mondrian Nüessle

- Bubble Flow Control in High-Radix Hierarchical Networks
  Marina García, Enrique Vallejo, Ramón Beivide, Miguel Odriozola, Cristóbal Camarero, Mateo Valero, Germán Rodríguez, Jesús Labarta, Cyriel Minkenberg

JP Sesión 4D: Arquitecturas del subsistema de memoria y almacenamiento secundario (II)

Jueves 20 – 15:00 a 16:30 – Aula 0.8

- A NoC-level Support for Broadcast-based Coherence Protocols
  Mario Lodde, José Flich, Manuel E. Acacio

- Incremento en las prestaciones del algoritmo pMRU mediante el uso de una cache víctima
  Alejandro Valero, Julio Sahuquillo, Salvador Petit, Pedro López, José Duato

- Optimización de políticas de reemplazo cache para entornos PCM
  Roberto Rodríguez, Rodrigo González-Alberquilla, Fernando Castro, Daniel Chaver, Luis Piñuel, Francisco Tirado

- Planificación considerando el ancho de banda de la jerarquía de cache
  Josué Feliu, Julio Sahuquillo, Salvador Petit, José Duato

JP Sesión 5A: Algoritmos y técnicas de programación paralelas (IV)

Viernes 21 – 10:00 a 11:30 – Aula 0.5

- Evaluando el Rendimiento Multicore de una Aproximación Multiobjetivo de Inteligencia de Enjambre para la Inferencia Filogenética
  Sergio Santander Jiménez, Miguel A. Vega Rodríguez, Juan A. Gómez Pulido, Juan M. Sánchez

- Aceleración de la Simulación de Dinámicas Poblacionales en el Neolítico Europeo
  Tamara Carrillo, Pascual Pérez, Ignacio García-Fernández, Miguel Lozano, Juan M. Orduña

- Acelerando la Búsqueda por Rango con un Sistema Híbrido de Memoria Compartida
  Roberto Uribe-Paredes, Diego Cazorla, Enrique Arias, José L. Sánchez

- Análisis de BLAST en multicores
  Pedro Erencia, Alejandro Chacón, Juan Carlos Moure, Antonio Espinosa, Porfidio Hernández

- Un Sistema Híbrido MPI/OpenMP Basado en el Algoritmo NSGA-II para la Inferencia de Árboles Filogenéticos
  Sergio Santander Jiménez, Miguel A. Vega Rodríguez, Juan A. Gómez Pulido, Juan M. Sánchez

JP Sesión 5B: Evaluación de prestaciones (II)

Viernes 21 – 10:00 a 11:30 – Aula 0.6

- Automating Threat Modeling through the Software Development Life-Cycle
  Guifré Ruiz Utgés, Elisa Heymann, Eduardo César, Barton P. Miller

- Message Passing Fault Tolerance Design at Socket Level
  Marcela Castro, Dolores Rexachs, Emilio Luque

- Uso de algoritmos genéticos para la obtención de modelos estadísticos de rendimiento
  Diego Rodríguez Martínez, Vicente Blanco, José Carlos Cabaleiro, Tomás Fernández Pena, Francisco Fernández Rivera

- A Comparative Study of OpenACC Implementations
  Ruymán Reyes Castro, Iván López, Juan José Fumero Alfonso, Francisco de Sande

JP Sesión 5C: Tecnologías Grid, clúster, cloud computing y plataformas distribuidas (II)

Viernes 21 – 10:00 a 11:30 – Aula 0.7

- Performance of numerical simulations on the cloud
  Natalia Seoane, R. Valin, A. García Loureiro, T. F. Pena, I. Zablah

- Predictor de Prestaciones para la Planificación de Memoria en Clústers de Computadores
  Mónica Serrano, Julio Sahuquillo, Houcine Hassan, Salvador Petit, José Duato

- Análisis del rendimiento de una aplicación cosmológica sobre máquinas virtuales
  José Isaac Zablah, Antonio J. García Loureiro

- Provisioning Hadoop Virtual Cluster in Opportunistic Cluster
  Arindam Choudhury, Elisa Heymann, Miquel Angel Senar

- Diseño de un Sistema Cloud Aplicado a e-Health
  Jordi Vilaplana, Francesc Solsona, Francesc Abella, Jaume Celma

JP Sesión 5D: Arquitecturas del subsistema de memoria y almacenamiento secundario (III)

Viernes 21 – 10:00 a 11:30 – Aula 0.8

- Towards Efficient Working Set Estimations in Virtual Machines
  Davidlohr Bueso, Elisa Heymann, Miquel Angel Senar

- Physical implementation of a reconfigurable cache. Optimization possibilities
  Ariel David Santana, José Ignacio Benavides Benitez, M. Hernández Calviño, Ezequiel Herruzo Gómez

- iLP-NUCA: Cache de Instrucciones Teselada para Procesadores Empotrados
  Alexandra Ferrerón Labari, Marta Ortín Obón, Darío Suárez-Gracia, Jesús Alastruey Benedé, Víctor Viñals Yúfera

- Designing a Prefetcher for a Hardware Distributed Shared-Memory System
  Ferran Pérez, Yana E. Krasteva, Federico Silla, Holger Fröning, José Duato

JP Sesión 6A: Algoritmos y aplicaciones

Viernes 21 – 12:00 a 13:30 – Aula 0.5

- How Mobile Phones Perform in Augmented Reality Marker Tracking?
  Víctor Fernández-Bauset, Juan M. Orduña, Pedro Morillo

- Visibilidad total para observadores desligados del terreno
  Antonio R. Cervilla, Siham Tabik, Emilio L. Zapata, Luis F. Romero

- An Advanced Authoring Tool for Augmented Reality Applications in Industry
  Jesús Gimeno, Pedro Morillo, Juan M. Orduña, Marcos Fernández

- Fast zerotree wavelet depth map encoder for very low bitrates
  Miguel Onofre Martínez Rach, Pablo Piñol Peral, Otoniel Mario López Granado, Manuel Pérez Malumbres

- Characterization of CAR Servers for Augmented Reality Marker Tracking
  Víctor Fernández-Bauset, Juan M. Orduña, Pedro Morillo, Vicente Cavero

XII Jornadas de Computación Reconfigurable y Aplicaciones 2012 (JCRA)

JCRA Sesión 1: Plataformas, Verificación y Test

Miércoles 19 – 12:00 a 13:30 – Aula 0.3

- Mini-módulo HW de altas prestaciones, basado en Spartan6 con análisis de integridad de señal
  Jose Miguel Moreno Llamas, M. Sánchez, J.F. Cruza, Luis Medina Valdés

- Unidad de Control e Interfaz
  Jose Miguel Moreno Llamas, Luis Medina Valdés, J. Brizuela, J.F. Cruza, C. Fritsch

- Ambiente de pruebas para verificación y cobertura funcional con metodología UVM
  Susana Ortega, Juan Jose Raygoza, Federico Sandoval, Adrián Pedroza de la Cruz, Miguel Carrazco

- NESSY: Una plataforma de inyección de errores para una FPGA Virtex-5
  Felipe Serrano, Víctor Alaminos, Juan Antonio Clemente, Hortensia Mecha, Shih-Fu Liu

- FT-UNSHADES2: A Platform for early evaluation of ASIC and FPGA dependability using partial reconfiguration
  Hipólito Guzmán-Miranda, Javier Nápoles, Juan M. Mogollón, Javier Barrientos, Luis Sanz, Miguel A. Aguirre

JCRA Sesión 2: Aritmética Computacional

Miércoles 19 – 15:00 a 16:30 – Aula 0.3

- Diseño de Unidades Aritmético Lógicas sobre cuerpos GF(2^m) para aplicaciones Criptográficas
  Luis Parrilla, Encarnación Castillo, Antonio García, Joaquín Olivares Bueno, José Manuel Palomares

- Calculation Method for Trigonometric Functions in FPGAs
  Andres Figueroa, Juan Jose Raygoza Panduro, Ehecatl J. Chávez, Susana Ortega Cisneros, Jorge Rivera, Bernardino Castillo

- Floating Point FPGA Cores: Multiplication and Addition
  Gustavo Sutter, Diego Sánchez-Román, Víctor Moreno, Jean-Pierre Deschamps, Sergio López-Buedo, Francisco Gómez-Arribas, Iván González

- Determinación del tiempo de vuelo en sistemas PET basados en FPGAs
  José Torres, Albert Aguilar, Raimundo García, Iván Leiva, Pedro Martínez, Julio Martos, Jesús Soret

- Diseño, construcción y control de maqueta de levitación magnética utilizando una FPGA
  Juan Suardíaz Muro, Basil M. Al-Hadithi, Sergio Gallardo Vázquez, Juan Antonio López Riquelme, Nieves Pavón Pulido

JCRA Sesión 3: Visión y Procesado de Imagen

Jueves 20 – 10:00 a 11:30 – Aula 0.3

- Implementación de algoritmos de compresión de imágenes en FPGA's
  Federico García, Otoniel M. López Granado, Juan Jose Abellán Perez

- Implementación sobre FPGA de un algoritmo de etiquetado en tiempo real
  Elisa Calvo Gallego, Piedad Brox, Santiago Sánchez

- Banco de test hardware para video streaming en FPGA
  David Hernández, Manuel Rodríguez, Fernando Pérez, Eduardo Magdaleno, Alejandro Ayala

- Hardware reconfigurable para la recuperación de imágenes transmitidas por un mazo de fibras incoherente
  Alfredo Gardel, Ignacio Bravo, Pablo Montejo, Jorge García, Miguel Martínez, Pedro Fernández

- Evaluación de algoritmos de correspondencia estereoscópica y su implementación en FPGA
  Carlos Colodro, Javier Toledo, J. Javier Martínez, Javier Garrigós, Jose Manuel Ferrández

JCRA Sesión 4: DSP, Seguridad y Comunicaciones

Jueves 20 – 15:00 a 16:30 – Aula 0.3

- Biprocesador MicroBlaze para gestión de claves de grupos de usuarios
  Jose M. Granado Criado, Miguel A. Vega Rodríguez, Juan M. Sánchez Pérez, Juan A. Gómez Pulido

- Tendencias actuales de la lógica reconfigurable en sistemas radar
  Patricia López-Rodríguez, Raúl Fernández-Recio, Ignacio Bravo

- Comunicaciones Multigigabit para SoC basado en FPGA
  Manuel Sánchez Gómez, Raúl Mateos Gil, Luís Medina Valdés

- Clasificación de Flujos de Comunicación en Redes de 10 Gbps con FPGAs
  Marco Forconesi, Gustavo Sutter, Sergio López-Buedo, Cristian Sisterna

- Acelerador hardware de simulaciones de códigos LDPC basado en FPGAs
  Fabián Angarita, Asunción Pérez-Pascual, Trini Sansaloni, Javier Valls

JCRA Sesión 5: Metodologías y Herramientas

Viernes 21 – 10:00 a 11:30 – Aula 0.3

- A Partition Model using Partial Reconfigurable Hardware for ChipCflow Project
  Francisco Souza Junior, Jorge Luiz e Silva

- Arquitectura de módulos reutilizables para DSP con orientación a objetos en VHDL
  Álvaro Gámez Machado, Javier Gismero Menoyo, Alberto Asensio López

- Flujo de desarrollo de sistemas reconfigurables escalables sobre FPGAs
  Julián Caba, Julio Daniel Dondo, Fernando Rincón, Juan Carlos López

- Monitorización en Tiempo de Ejecución para Sistemas Críticos Empotrados
  David Fernández García-Valdecasas, José Luis Gutiérrez Rivas, Javier Díaz Alonso

JCRA Sesión 6: Aplicaciones

Viernes 21 – 12:00 a 13:30 – Aula 0.3

- An algorithm for high-density n-dimensional data categorization in FPGA
  Pablo Huerta, Javier Castillo, Javier M. Moguerza, Javier Cano, José Ignacio Martínez

- High Level Library for fast developing pipelined data paths on FPGA: Case study of tool path computation
  José Pérez Martínez, Antonio Jimeno Morenilla, Sergio Cuenca Asensi, José Luis Sánchez Romero

- Diseño e implementación de un controlador domótico reconfigurable basado en hardware y software libre
  Jonathan Ruiz Páez, José Ignacio Villar de Ossorno, Manuel Jesús Bellido Díaz, David Guerrero Martos, Julián Viejo Cortés, Paulino Ruiz-de-Clavijo Vázquez, Jorge Juan Chico

- Desarrollo de un sensor de visión para aprendizaje por refuerzo en robótica
  Rocío Guasch, Sergio Cuenca, Tomás Martínez

III Jornadas de Computación Empotrada 2012 (JCE)

JCE Sesión 1: Aplicaciones de los Sistemas Empotrados (I)

Miércoles 19 – 12:00 a 13:30 – Aula 0.1

- A Control Architecture for a Micro Aerial Vehicle Intended for Vessel Visual Inspection
  Emilio Garcia-Fidalgo, Francisco Bonnin-Pascual, Alberto Ortiz

- Sistema de consulta flexible utilizando dispositivos móviles. Aplicación a la búsqueda de restaurantes
  Jose Enrique Pons Frías, Amparo Vila Miranda

- Vehículo Submarino Autónomo para trabajos oceanográficos en aguas costeras
  Antonio Guerrero González, Tomás López Maestre, Javier Gilabert Cervera, Javier García-Vidal Simón, Antonio Zamora Ayala, Inocencio González Reolid

- Servidor de Aplicaciones MHP para TDT
  Pablo García Sánchez, Juan Julián Merelo, Pedro A. Castillo, Antonio Miguel Mora García, Rubén Héctor García, Miguel Ángel López, María Isabel López

JCE Sesión 2: Diseño y Desarrollo de Sistemas Empotrados (I)

Miércoles 19 – 15:00 a 16:30 – Aula 0.1

- Safety-Critical Platform Model Based on Certification Standards
  José Luis Gutiérrez, Jesper Berthing, David Fernández, Javier Díaz

- Plataforma Heterogénea Hw/Sw para Sistemas Multimedia Empotrados basada en OpenMAX
  David de la Fuente, Jesús Barba, Julio Daniel Dondo, Fernando Rincón, Juan Carlos López

- Data Fusion Mechanism based on a Service Composition Model for the Internet of Things
  Sandra Rodríguez-Valenzuela, Juan A. Holgado-Terriza, Jesús L. Muros-Cobos, José M. Gutierrez-Guerrero

JCE Sesión 3: Redes de Sensores (I)

Jueves 20 – 10:00 a 11:30 – Aula 0.1

- Sincronización de Tiempos en Redes Inalámbricas de Sensores con Ajuste Avanzado por Temperatura
  José María Castillo Secilla, José Manuel Palomares Muñoz, Joaquín Olivares Bueno, Fernando León García

- DARP - Protocolo de radio adaptativo y dinámico
  Francisco José Estévez, Alejandro Fernández, Jesus González, José Manuel Palomares, Miguel Damas

- Sistema de monitorización a través de 6LoWPAN para la recolección de variables aplicadas a la agricultura de precisión
  Julio Gómez López, Francisco Gil Montoya, Francisco Manzano Agugliaro, Alejandro Cama Pinto

JCE Sesión 4: Diseño y Desarrollo de Sistemas Empotrados (II)

Jueves 20 – 15:00 a 16:30 – Aula 0.1

- An Embedded System Modelling Methodology for Design Space Exploration
  Fernando Herrera, Pablo Peñil, Eugenio Villar, Francisco Ferrero, Raúl Valencia

- Implicaciones del uso de la reconfiguración parcial dinámica de las FPGAs en la implementación de Radios Definidas por Software
  Raúl Torrego, Iñaki Val, Eñaut Muxika, Xabier Iturbe, Khaled Benkrid

- Tcl interpreter implementation for embedded systems based on LEON architectures
  Rubén Marrero, Javier Miranda, Gustavo M. Callico, Jorge Amador, Roberto Sarmiento

- A flexible model driven software development process for component based embedded control systems
  Joseba Andoni Aguirre, Goiuria Sagardui, Leire Etxeberria

JCE Sesión 5: Redes de Sensores (II)

Viernes 21 – 10:00 a 11:30 – Aula 0.1

- Experiencias con redes de sensores inalámbricos en la Escuela Politécnica de la Universidad de Extremadura
  Juan Antonio Gómez Pulido, Francisco Luis Morcillo García, Eloy J. Díaz Álvarez, José Manuel Lanza Gutiérrez, Miguel Ángel Vega Rodríguez, Juan Manuel Sánchez Pérez

- Sistema de riego de plantas de interior basado en Redes Inalámbricas de Sensores y dispositivos móviles inteligentes
  Nieves Pavón Pulido, Juan Antonio López Riquelme, Miguel Angel Fuentes Cárdenas, Juan Suardíaz Muro, Joaquín Ferruz Melero

- Posicionando Routers en Redes de Sensores Inalámbricos Mediante Algoritmos Evolutivos para el Incremento de la Eficiencia Energética
  José M. Lanza Gutiérrez, Juan A. Gómez Pulido, Miguel A. Vega Rodríguez, Juan M. Sánchez Pérez

JCE Sesión 6: Aplicaciones de los Sistemas Empotrados (II)

Viernes 21 – 12:00 a 13:30 – Aula 0.1

- Vehículo solar autónomo de arquitectura electrónica abierta para el desarrollo de algoritmos de gestión de energía
  Antonio Guerrero González, Francisco García Córdoba, Inocencio González Reolid

- Diseño y Construcción de un Guante de Datos mediante Sensores de Flexibilidad y Acelerómetro
  Miguel Angel Arenas, José M. Palomares, Loïc Girard, Joaquín Olivares, José M. Castillo-Secilla

- Sistema de información autónomo y de bajo coste para conocer el estado de las carreteras en tiempo real
  Pedro A. Castillo, Pablo García-Sánchez, Antonio M. Mora, María Isabel García Arenas, Gustavo Romero, J.J. Merelo, P. García Fernández, Alfredo Romeo

- Separación ciega de señales adaptativa para procesamiento en tiempo real con DSP
  J. Carlos M. Comba, Antonio F. Díaz, Manuel Rodríguez-Alvarez, J. David M. Comba, Carlos G. Puntonet

II Workshop on Multimedia Data Coding and Transmission 2012 (WMDCT)

WMDCT Sesión 1

Jueves 20 – 15:00 a 16:30 – Aula 0.2

- Evaluation of Channel Encoders for H.264/AVC Video Transmission over IEEE 802.11p
  Ismael Rozas-Ramallal, Tiago M. Fernández-Caramés, Adriana Dapena, José Luís Martínez Martínez

- HEVC: A Review, Trends and Challenges
  Antonio Jesús Díaz Honrubia, José Luís Martínez Martínez, Pedro Ángel Cuenca Castillo

- Analysis of genetic programming's parameters for 2D Wavelet Sign Coding
  Jose Manuel Navarro, Otoniel Mario López Granado, Manuel Pérez Malumbres

- Perceptually enhanced encoder for high definition video content
  Miguel Onofre Martínez Rach, Otoniel Mario López Granado, Pablo Piñol Peral, Manuel Pérez Malumbres, José Oliver

WMDCT Sesión 2

Viernes 21 – 10:00 a 11:30 – Aula 0.2

- Multicomponent compression of DNA microarray images
  Miguel Hernández-Cabronero, Francesc Aulí-Llinàs, Joan Bartrina-Rapesta, Ian Blanes, Leandro Jiménez-Rodríguez, Michael W. Marcellin, Juan Muñoz-Gómez, Victor Sánchez, Joan Serra-Sagristà, Zhongwei Xu

- Improved JPIP-compatible architecture for video streaming of JPEG 2000 image sequences
  José Juan Sánchez Hernández, Juan Pablo García Ortiz, Carlos Martín Dancausa, Carmelo Maturana Espinosa, Vicente González Ruiz, Daniel Müller

- Scalable Video Coding using Motion Compensated JPEG 2000
  José Carmelo Maturana Espinosa, José Juan Sánchez Hernández, Juan Pablo García Ortiz, Vicente González Ruiz

- Comparison of Multiplexing Policies for FPS Games in terms of Subjective Quality
  Jose Saldana, Julián Fernández-Navajas, José Ruiz-Mas, Luis Sequeira, Luis Casadesus

Actos sociales

Visita Guiada

La excursión se realizará el miércoles 19 de septiembre a partir de las 18:35. Esta visita se realizará en grupos de 50 personas que irán saliendo conforme se vayan llenando los grupos. El punto de inicio de la visita guiada es la **Fuente situada en el M.A.H.E.** a 10 min. andando desde el Edificio Altábix de la UMH.

La visita guiada realizará el siguiente recorrido:

1. Museo de la Festa: Disfrutaremos de su exposición y nos mostrarán una proyección explicativa del *Misteri d'Elx.*
2. Basílica de Santa María: Escenario del *Misteri d'Elx.*
3. Museo Arqueológico y de Historia de Elche: Recorrido a la historia de la ciudad. La entrada se realiza por el acceso subterráneo y saldremos por el Castillo de Altamira.

Cada grupo tendrá un guía que lo acompañará, describirá y responderá las preguntas y curiosidades de los asistentes. El recorrido de la visita finaliza en el Patio de Armas del Castillo de Altamira donde tendrá lugar el acto de Recepción . Desde la organización recomendamos a los asistentes contemplar las vistas al palmeral y al río Vinalopó desde lo alto de las murallas del Castillo.

Recepción

Al acto de recepción tendrá lugar en el Patio de Armas del Castillo de Altamira a las 21h. En este acto de recepción contaremos con la Alcaldesa Mercedes Alonso en representación del Excmo. Ayuntamiento de Elche.
Los asistentes a la visita guiada podrán acceder por el M.A.H.E y permanecer en el patio de armas tras la visita. También se habilitará una entrada desde el exterior para el acceso del resto de congresistas.

Cena de Gala

La Cena de Gala tendrá lugar en el Hotel Huerto del Cura el día 20 de septiembre a partir de las 21:00 h. Si el tiempo acompaña disfrutaremos del coctel de bienvenida y de la cena en los jardines del Hotel.
El Hotel Huerto del cura (****) es conocido por sus excelentes instalaciones, un idílico entorno y una cocina de calidad que esperamos agrade a los asistentes a las jornadas.

Ocio

En la web http://www.elche.es/ilive/srv.HOME.ocio podéis encontrar información detallada sobre las diferentes opciones de ocio y turismo que ofrece la ciudad de Elche. De todas formas, aquí os damos un resumen sobre sitios de tapas y copas.

Tapas

Algunos de los sitios más conocidos para ir de tapas de calidad en Elche:

- La barra del Granaino, considerada una de las mejores barras de España, que pertenece a uno de los mejores restaurantes de Elche.
- El bodegón Alejandro, sus tapas han sido reconocidas entre las mejores de España.
- Nuestra barra, del Grupo Mar de Cristal de Santa Pola. Tapeo con pescados, mariscos y arroces de Santa Pola.
- La barra del restaurante El Pernil, con buen jamón de bellota y magníficos arroces.
- Culinart restobar, buenas tapas tradicionales y creativas. Especialistas en arroces, en particular el arroz al horno.
- Restaurante Tabulam, buenas tapas fusión de cocina mediterránea con otras regiones españolas.

Copas

Aquí os enumeramos algunos pubs/garitos típicos de la zona centro de la ciudad:

- Plaza Diez (junto Hotel Tryp)
- Flaherty's – Pub irlandés
- Samrock – Pub irlandés
- La Artería
- Leberry
- The clap
- Parnaso
- La posada

Terracitas:

- Sultana
- Café Balboa
- Jackson

Cafeterías/teterías:

- Tetería Mantis

Para Bailar:

- cervecería la Ville (frente a tetería Mantis)
- Moon – Cerca Basílica Santa María
- el Rompeolas – Cerca Basílica Santa María
- Subway
- Cooler
- Súquer
- La Comedia-Centro
- Up and Down
- Primera Planta
- D10

En el siguiente enlace podéis ver el mapa con la localización aproximada de estos sitios: https://maps.google.es/maps/ms?msid=201616865045147071234.0004c57ec6c49d3778e21&msa=0&ll=38.266801,-0.696634&spn=0.006781,0.013937

Teléfonos y webs de interés

Transporte

Todos los medios de transporte de Elche: autobuses, taxis, trenes, aeropuerto.
Elche Transportes
http://www.elche.es/ilive/srv.laciudad.transportes

Aeropuerto
Aeropuerto de El Altet (Alicante)
966 919 100 / 902 404 704 / (91 321 10 00 Personas con discapacidad auditiva)
http://www.aena-aeropuertos.es/csee/Satellite/Aeropuerto-Alicante/es/Inicio.html

Infovuelos en tu móvil
http://aena.mobi

Transportes desde (o hacia) el aeropuerto
Ver Taxis y Autobuses

Taxis
Radio Taxi Elche
965 42 7777
http://www.radiotaxielche.es
Taxi Aeropuerto-Elche: precio 25 euros, trayecto 20 minutos

Autobuses

Estación de Autobuses
966 615 050
http://www.grupointesa.com

Autobuses Urbanos de Elche
966 613 147
Información en tiempo real:
http://www.isae-auesa.com/index.htm
(Ver al final de la guía el plano combinado de autobuses urbanos/hoteles/universidad/actos sociales)

Grupo Subús
965 424 242
Autobús Aeropuerto-Elche: precio 1,45 euros, trayecto 30 minutos.
Línea
1A: http://www.subus.es/Lineas/Linea.asp?linea=MOL1A

Trenes

RENFE
902 240 202
http://www.renfe.com

Renfe en el móvil
http://www.renfe.com/mobi.html

Alojamiento

Hoteles

Hotel Huerto del Cura
966 610 011
http://www.hotelhuertodelcura.com

Hotel Jardín Milenio
966 612 033
http://www.hotelmilenio.com

Hotel Tryp Ciudad de Elche
966 610 033
http://www.trypelche.com

Hotel Ibis Elche
966 615 451
http://www.ibishotel.com/es/hotel-5236-ibis-alicante-elche/index.shtml

Hotel Campanile Elche
965 435 760
http://www.campanile-elche.es/es/index.aspx

Hotel H2 Elche
966 662 065
http://www.hoteles2.com/hoteles/elche/default.aspx

Restaurantes

Restaurante Dátil de Oro (Rte. del Parque Municipal)
965 453 415
http://www.datildeoro.com

Hotel Huerto del Cura
(ver Hoteles)

Turismo

Tourist-Info

Oficina de Turismo de Elche
966 658 196
http://www.visitelche.com

Emergencias

Servicios de Emergencias

Teléfono Emergencias
112

Bomberos (emergencias)
085

Servicio Ayuda Médica Urgente (SAMU)
965 144 000

Policía Local de Elche
966 658 092
http://www.policiaelche.org

Policía Nacional de Elche
966 613 940
http://www.policia.es/denunweb/denuncias_provincia.php?id_region=9&id_provincia=3

Guardia Civil de Elche
965 451 082
http://www.guardiacivil.org

Hospital General Universitario de Elche
966 616 900
http://www.dep20.san.gva.es

Hospital del Vinalopó
966 679 800
http://www.vinaloposalud.com/

Farmacias de Guardia en Elche
http://www.infoexpres.es/s5801-Farmacias-de-guardia.html

Plano: Autobuses Urbanos / Hoteles / Actos Sociales / UMH



Jornadas Sarteco

19-21 Septiembre 2012, Elche

JS2012 ELx

ORGANIZADORES

sarteco

UNIVERSITAS Miguel Hernández

GAT com

PATROCINADORES

Gobierno de España – Ministerio de Economía y Competitividad

Generalitat Valenciana

panasas

Bull

AMD

NVIDIA

hp

intel

XILINX – All Programmable

AVNET – technology solutions

iuii – Instituto Universitario de Investigación Informática

d:t:i – Departamento de Tecnología, Informática y Computación

Universitas Miguel Hernández – Departamento de Física y Arquitectura de Computadores

Universitas Miguel Hernández – Escuela Politécnica Superior de Elche

COLABORADORES

Ayuntamiento de Elche

IEEE computer society – IEEE Computer Society – Spanish Chapter

uniCAD

2012 – Año Turing – Año de la Informática

PROMETEO – Plataforma Tecnológica Española de Sistemas con Inteligencia Integrada